2 数字电路基础和计算机中的逻辑部件.ppt

第二章 数字电路基础和计算机中 的逻辑部件 2-3 组合逻辑电路及其应用 四、译码器 译码器功能：把一组输入代码翻译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。 特点： 有n个输入变量， 2n条输出变量； 输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其余输出均为“1”（或为“0”）。 常用的译码器芯片： 74LS139：双2－4译码器（n＝2） 74LS138：3－8译码器（n＝3） 2-3 组合逻辑电路及其应用 74LS138 00000H~ 01FFFH 02000H~03FFFH 0E000H~0FFFFH 2-3 组合逻辑电路及其应用 【例】74LS138应用 2-3 组合逻辑电路及其应用 【例】74LS138应用 端口地址：310H~313H AEN 8088系 统 总 线 2-3 组合逻辑电路及其应用 五、优先级编码器 (P26) 功能：将2n个输入信号不同的组合状态，按预先规定的优先级，编码成n位输出信号。如用于中断优先权的排序。 74LS148：8个输入信号、3个编码输出信号的优先级编码器。 2-3 组合逻辑电路及其应用 【例】若EI=0，输入则输出=？ 74LS148 2-4 时序逻辑电路及其应用 一、基本R-S触发器 触发器是实现计算机中的记忆（存储）功能最常用的逻辑电路，用于暂存“0”和“1”代码。 触发操作： S保持不变， R 从“1”状态变成“0”状态。 1 1 1 0 1 0 1 限制条件：在写入数据期间，数据应保持不变；R和S不能同时为“0”。 R-S触发器 特点：当A、B两个与非门的输入R和S均为高电平时，电路的输出Q和 一定相反，在无外界作用时，电路保持此状态不变（记忆功能）。 2-4 时序逻辑电路及其应用 应用：单脉冲发生电路 2-4 时序逻辑电路及其应用 锁存器（电平触发方式触发器） C：时钟信号 D：数据输入信号 Q：输出信号，代表触发器的状态，即储存了0/1 Q：反相输出信号 2-4 时序逻辑电路及其应用 二、D型触发器 0 1 1 ? 1 1 1 0 0 ? 1 1 0 1 X X 0 1 1 0 X X 1 0 Q Q D CP SD RD a. 逻辑电路 b. 功能表 c. 逻辑图 d. 时序图 2-4 时序逻辑电路及其应用 1. 74LS377 三、寄存器 Q0 ? L ? H H ? L L L ? L Q0 ? ? H Q D CP G G 引脚与功能表 操作：输入使能控制信号（引脚1）为低电平，上升沿触发 应用：地址寄存器、指令寄存器 2-4 时序逻辑电路及其应用 2. 74LS374 —具有三态输出的8D触发器 Z ? ? H Q0 ? L L L L ? L H H ? L Q D CP 输出控制 引脚1为输出使能控制端，低电平有效，否则输出高阻态。 上升沿触发 应用：总线驱动寄存器 2-4 时序逻辑电路及其应用 3. 74LS273 —具有输出清零的8D触发器 引脚1为清零控制信号，低电平使触发器输出清零。 上升沿触发 应用：要求器件具有清“0”功能的场合。（如上电、复位时清零） Q0 ? L H L L ? H H H ? H L ? ? L Q D CP 清除 2-4 时序逻辑电路及其应用 4. 74LS373 —具有三态输出的8D锁存器 引脚1为输出控制端，低电平有效，否则输出高阻态。 引脚11为允许控制 高电平输出 应用：总线驱动寄存器 Z ? ? H Q0 ? L L L L H L H H H L Q D CP 输出控制 【例】锁存器74LS373应用（地址锁存器） 或74LS373/273 或74LS245 A19~A0 D15~D0 2-4 时序逻辑电路及其应用 四、计数器 * 74LS161— 可预置初值4位二进制同步计数器 预置数据输入 数据输出 串行进位 清除 预置 允许P 允许T 时钟 状态图 引脚图 逻辑图 2-4 时序逻辑电路及其应用 工作模式 2-4 时序逻辑电路及其应用 工作时序 ? ? ? ? ? ? ? ? ?输出清零 ?预置初值12 ?计数13、14、15、0、1、2 ?禁止 2-4 时序逻辑电路及其应用 应用 1. 同步二进制加