《例试设计一个逻辑电路》.pptVIP

例：试设计一个逻辑电路，X=xn-1xn-2…x1x0是该电路得串行输入信号，Z为它的输出，表示X中包含的1个数。; 由电路功能直接导出状态表的方法并非对所有的电路设计都是适用的，但如果从为实现上述功能必须完成的操作出发，问题就可能很容易解决。;开始;算法设计的思想：是把系统应实现的逻辑功能看作是应完成的某种运算或操作，若这一运算或操作十分复杂，则可以把它分解成若干个子运算或子操作系统的算法描述的特征。;硬件描述语言VHDL概述:; 另外也为数字系统的硬件、软件协同设计打下了良好的基础，数字系统的硬件、软件设计可以在一开始就进行通盘考虑，进行早期仿真，这就大大提高了系统设计的效率。所谓硬件描述语言：就是可以描述硬件电路的功能、信号连接关系及定时关系的语言。;1.自下而上的设计方法;第三步：系统调试;1;六进制计数器 ; ARCHITECTURE rtl OF cnt6 IS SIGNAL q:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN PROCESS(clk) VARIABLE q6:INTEGER; BEGIN IF(clk’EVENT AND clk=‘1’) THEN IF(clr=‘0’) THEN q6:=‘0’; ELSIF(en=‘1’) THEN IF(q6=5) THEN q6:=0; ; ELSE q6:=q6+1; END IF; END IF; END IF; q=CONV_STD_LOGIC_VECTOR(q6,3) qa=q(0); qb=q(1); qc=q(2); END PROCESS; END rtl; ;第一层：是行为描述，（较小规模系统时常常省略）实质是对整个系统的数学模型进行描述。;一. VHDL语言描述数字系统的基本方法;1. 实体;ENTITY mux2 IS GENERIC(m:TIME:=1ns); PORT(d0,d1,se1:IN BIT; q:OUT BIT) ; END mux2;tmp2:=d1 AND(NOT se1); tmp3:=tpm1 OR tmp2; tmp=tmp3 Q=tmp AFTER m END PROCESS; END connect;;(1) 类属参数说明 (必须放在端口说明之前，用于指定参数) GENERIC(m:TIME:=1ns) 该语句指定了构造体内m的值为1ns，这样语句q=tmp AFTER m；表示tmp经1ns才送到q。即：GENERIC利用类属参数为q建立一个延迟值。;b) 端口方向: 方向定义 含义 IN 输入 OUT 输出(内部不可使用) INOUT 双向 BUFFER 输出(内部可再使用) LINKAGE 不指定方向,无论哪 一方向都可连接;c) 数据类型：;LIBRARY IEEE; USE IEEE.STD-LOGIC-1164.ALL; ENTITY mu IS POPT(d0,d1,sel:IN STD-LOGIC; q:OUT STD-LOGIC; bus:OUT STD-LOGIC-VECTOR(T DOWNTO 0); END mu;;ARCHITECTURE