MSC-51单片机基本结构——第3讲.pptx

1.5 并行I/O端口 ;2.5.1 P0端口;1.位电路结构 P0口某一位的电路包括： (1) 一个数据输出锁存器，用于数据位的锁存 (2) 两个三态的数据输入缓冲器。 (3) 一个多路转接开关MUX，使P0口可作通用I/O口，或地址/数据线口。 (4) 数据输出的驱动和控制电路，由两只场效应管（FET）组成，上面的场效应管构成上拉电路。 ; 2. 工作过程分析 （1）P0口作为地址或数据总线使用 CPU发出控制信号为高电平，打开上面的与门，使MUX打向上边，使内部地址/数据线与下面的场效应管反相接通。此时由于上下两个FET处于反相，形成推拉式电路结构，大大提高负载能力。 （2） P0口作通用的I/O口使用 CPU发来的“控制”信号为低电平，上拉场效应管截止，MUX打向下边，与D锁存器的Q*端接通。 a. P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出（这时就不为双向口）。;b. P0作输入口使用 区分“读引脚”和“读锁存器”。 “读引脚”信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线； “读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。 3．P0口的特点 P0口具有如下特点：P0口为双功能口——地址/数据复用口和通用I/O口。 （1）当P0口用作地址/数据复用口时，为一个真正的双向口，用作外扩存储器，输出低8位地址和输出/输入8位数据。 （2）当P0口用作通用I/O口时，由于需要在片外接上拉电阻，端口不存在高阻抗（悬浮）状态，因此为一个准双向口。 一般情况下，如果P0口已作为地址/数据复用口，就不能再作为通用I/O口使用。;补充：单片机的引脚（P0口）;;;;;; 1.5.2 P1端口 字节地址90H，位地址90H～97H。 P1口某一位的位电路结构如图2-7所示。;1．位电路结构 P1口位电路结构由三部分组成： （1）一个数据输出锁存器，用于输出数据位的锁存。 （2）两个三态的数据输入缓冲器BUF1和BUF2，分别用于锁存器数据和引脚数据的输入缓冲。 （3）数据输出驱动电路，由一个场效应管（FET）和一个片内上拉电阻组成。 2．工作过程分析 P1口只能作为通用的I/O口使用。 （1）P1口作为输出口时，若CPU输出1，Q=1，Q*=0，场效应管截止，P1口引脚的输出为1；若CPU输出0，Q=0，Q*=1，场效应管导通，P1口引脚的输出为0。;（2）P1口作为输入口时，分为“读锁存器”和“读引脚”两种方式。“读锁存器”时，锁存器的输出端Q的状态经输入缓冲器BUF1进入内部总线；“读引脚”时，先向锁存器写1，使场效应管截止，P1.x引脚上的电平经输入缓冲器BUF2进入内部总线。 3．P1口的特点 P1口由于有内部上拉电阻，没有高阻抗输入状态，称为准双向口。作为输出口时，不需要在片外接上拉电阻。 P1口“读引脚”输入时，必须先向锁存器写1。 ;1.5.3 P2口 字节地址为A0H，位地址A0H～A7H。P2口是一个双功能口，P2口某一位的位电路结构如图2-8所示。;1．位电路结构 P2口某一位的电路包括： （1）一个数据输出锁存器，用于输出数据位的锁存。 （2）两个三态数据输入缓冲器BUF1和BUF2，分别用于锁存器数据和引脚数据的输入缓冲。 （3）一个多路转接开关MUX，它的一个输入是锁存器的Q端，另一个输入是内部地址的高8位。 （4）输出驱动电路，由场效应管（FET）和内部上拉电阻组成。 ;2．工作过程分析 （1）P2口用作地址总线 在内部控制信号作用下，MUX与 “地址”接通。当“地址”线为0时，场效应管导通，P2口引脚输出0；当“地址”线为1时，场效应管截止，P2口引脚输出1。 （2）P2口用作通用I/O口 在内部控制信号作用下，MUX与 锁存器的Q端接通。 CPU输出1时，Q=1，场效应管截止，P2.x引脚输出1；CPU输出0时，Q=0，场效应管导通，P2.x引脚输出0。 输入时，分为“读锁存器”和“读引脚”两种方式。 “读锁存器”时，Q端信号经上方的输入缓冲器进入内部总线；“读引脚”时，先向锁存器写1，使场效应管截止，P2.x引脚上的电平经下方的输入缓冲器进入内部总线。; 3．P2口的特点 作为地址输出线使用时，P2口可以输出外存储器的高8位地址，与P0口输出的低8位地址一起构成16位地址线。 作为通用I/O口使用时，P2口为一个准双向口。功能与P1口一样。