脉冲产生与信号变换电路.pptVIP

脉冲产生与信号变换电路 （a）三位ADC框图 (b) 三位ADC的输入、输出关系 图8-21 三位DAC框图和输入、输出关系 脉冲产生与信号变换电路 8.4.2逐次逼近型ADC 逐次逼近型ADC是直接转换型ADC中最常见的一种，其基本转换过程是将大小不同的参考电压与采样-保持后的电压uI逐次进行比较，比较结果以相应的二进制代码表示。这个过程与天平称物很相似。 图8-22（a）所示为逐次逼近型ADC的原理结构框图。它由比较器C、D/A转换器、基准电压源UREF、逐次逼近型寄存器、控制逻辑电路及时钟信号源CP等部分组成；(b)为三位ADC的逻辑图，图中C为比较器，当uI≥uo时比较器的输出uC = 0；当uI＜uO时，uc=1。FFA、FFB、FFC组成了三位数码寄存器， FF1～FF5环形移位寄存器与G1～G9组成控制逻辑电路。 脉冲产生与信号变换电路 (a) 逐次逼近型ADC原理框图 （b）三位逐次逼近型A/D转换器 图8-22 逐次逼近型ADC 脉冲产生与信号变换电路 其基本转换过程如下： 首先将数码寄存器FFA、FFB、FFC清0，将环形移位寄存器FF1～FF5状态置为Q1Q2Q3Q4Q5=10000。当控制信号UL=1时在时钟脉冲CP控制下完成模数转换。 第一个CP脉冲到达后，则数码寄存器的FFA(最高位MSB)被置1而FFB、FFC被置0。将QAQBQC = 100送至D/A转换器，并转换成相应的模拟信号电压uO，送到比较器C中，与输入的待转换模拟信号电压uI进行比较。若比较结果为uO＞uI，则比较器输出为逻辑高电平1，说明预置的数过大，应将寄存器最高位的1去除；若比较结果uO＜uI，则比较器输出为逻辑低电平0，说明预置数过小，应将寄存器最高位的1保留。同时，移位寄存器右移一位，变为Q1Q2Q3Q4Q5 = 01000状态。 脉冲产生与信号变换电路 第二个CP脉冲到达时， FFB被置1。若上次比较结果uC = 1，则FFA被清0；若上次比较结果uC= 0，则FFA的1状态保留。同时将移位寄存器右移一位，变为00100状态。 第三个CP脉冲到达时， FFC被置1。若上次比较结果uC = 1，则FFB被清0；若uC= 1，则FFB的1状态保留。同时将移位寄存器右移一位，变为00010状态。 第四个CP脉冲到达时，同样根据uC的状态决定FFC的1是否保留。这时FFA、FFB、FFC的状态就是所要的转换结果。同时，移位寄存器右移一位，使Q1Q2Q3Q4Q5 = 00001。由于Q5 = 1，因而FFA、FFB、FFC的状态通过门G6、G7、G8送到了输出端。 脉冲产生与信号变换电路 第五个CP脉冲到达后，移位寄存器右移一位，使Q1Q2Q3 Q4Q5= 10000，返回初始状态。同时，由于Q5 = 0，将门G6、G7、G8封锁，转换输出信号随之消失。 由此可见，三位ADC完成一次转换需要五个时钟脉冲周期的时间。如果输出为n位ADC，完成一次转换所需的时间为（n+2）个时钟脉冲周期。 脉冲产生与信号变换电路 8.4.3 双积分型ADC 双积分型ADC的基本原理是先把输入的模拟电压信号转换成与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲计数，计数结果就是正比于输入模拟信号的数字输出信号。因此，双积分ADC属于电压-时间变换型（简称V-T型）ADC。 如图8-23所示，为双积分型ADC的原理框图。它包含积分器、比较器、计数器、基准电压源、时钟信号源和逻辑控制电路等部分。 其基本工作过程如下： 脉冲产生与信号变换电路 图8-23 双积分型ADC的原理框图和工作波形 脉冲产生与信号变换电路 转换前先将计数器清零，并接通开关S2使电容C完全放电。 转换过程分两步进行： 第一步（第一次积分）：当转换开始（t = 0）时，令开关S1接通模拟电压输入端uI，同时断开S2，积分器对uI进行积分，积分器输出uo为： 脉冲产生与信号变换电路 因为积分器输出电压uO是自零向负方向变化，即uO＜0，所以比较器输出u c =1，脉冲控制门打开，周期为TCP的时钟脉冲CP使计数器从零开始计数，直到Qn=1(计数器其余各位为0，即QnQn-1…Q0=10…0)，驱动控制电路使开关S1接通基准电压-UREF，这段时间就是第一次积分时间T1，第一次积分结束时积分器的输出电压为： 可见，第一次积分输出电压uO (T1)与输入电压uI成正比。 脉冲产生与信号变换电路 第二步（第二次积分）： 当S1接通基准电压-UREF后，即对基准电