VHDL语言的基本结构.pptxVIP

;VHDL语言的基本结构 ? 一个完整的VHDL语言程序通常包含实体(Entity)、结构体(Architecture)、配置(Configuration)、程序包(Package)和库(Library)5个部分，如图1所示。实体、结构体、配置和程序包是可以进行编译的源程序单元，库用于存放已编译的实体、结构体、程序包、配置。其中配置部分可视情况删减，任务2中的VHDL程序就属于不包含配置部分的情况。 1. 实体部分 每个VHDL模块中仅有一个设计实体，它类似于原理图中的一个部件符号。实体并不描述设计的具体功能，只用于定义该设计所需的全部输入/输出信号，即说明设计的外部接口特征。;; 1) 实体格式 实体的格式如下： ENTITY 实体名 IS [GENERIC（常数名：数据类型[：设定值]）]； PORT （端口名：方向（端口模式）端口类型； …… 端口名：方向（端口模式）端口类型 ）； END实体名； 实体由“Entity实体名IS”开始，以“End实体名；”结束，内部包含可选的GENERIC类属参数说明语句和PORT端口语句。实体名即VHDL的模块名，实体之间通过实体名连接，一般要求实体名与VHDL的设计文件同名，如任务2中VHDL程序的实体名为“chosing_2_from_3”，设计文件名为“chosing_2_from_3.vhd”。PORT语句中，定义了三个