JTAG调试器PCB设计方案.pptVIP

走线Routing设置结果如图25所示，该电路板为双面走线。 图25 走线Routing设置结果 2. JTAG调试器元件布局 使用设计工具盒 中与元件布局相关的命令，进行元件的布局。首先 选中元件J1将其移动到板框边缘，同时右击选择Query/Modify对话框， 在Glued前打勾，将J1固定，其他元件均以该元件为参照进行布局，如 图26所示。 图26 DB25移动结果 另外，选中C1电容，右击在弹出的快速菜单中选择Flid Side将其放置于 电路板的Bottom层，其余器件均处于Top层；为了让布局界面清晰，单 击Setup|Selected Color打开颜色设置选项卡，在Other框中将 connection的颜色设置为黑色(图27)，当布局结束时，再将其修改为区别 于背景的可见颜色，布局结果如图28所示。 图27 JTAG调试器布局结果（connection为黑色） 图28 JTAG调试器元件布局结果（connection为黄色） 3. JTAG调试器布线 在PowerPCB的软件中，单击Setup|Preferences|Design|On-Line DRC|Prevent Error命令，激活半自动布线功能。在布线过程中，当需要 增加过孔时，按住shift键同时单击即可实现添加。打开设计工具盒 , 使用设计工具盒中的布线命令 ，最常用的是半自动 布线命令Dynamic Route。单击半自动布线命令后，单击需要连线的焊 盘，布线开始，JTAG调试器布线结果如图29所示。 图29 JTAG调试器PCB设计结果 JTAG调试器设计 陈曙光 JTAG调试器设计 JTAG是英文“Joint Test Action Group”简称，也就是联合测试行动组织 的意思，一种国际标准测试协议，主要用于芯片内部测试。标准的JTAG 接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入 和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为 测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输 出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS 用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入 引脚，低电平有效。 JTAG 测试允许多个器件通过 JTAG 接口串联在一起，形成一个JTAG 链，能实现对各个器件分别测试。JTAG接口还常用于实现 ISP （ In- System Programmable 在系统编程）功能，如对 FLASH 器件进行编程 等。 通过 JTAG 接口，可对芯片内部的所有部件进行访问，因而是开发调试 嵌入式系统的一种简洁高效的手段。目前JTAG 接口的连接有两种标 准，即 14 针接口和 20 针接口。JTAG调试器的制作需要的元件是： 74HC244、14只电阻，一个空的并口插座，一段14芯电缆及一个14芯的 插座。 表1 14针接口JTAG调试器元件清单 第一节 JTAG调试器元件制作 JTAG调试器电路中需要设计的元件包括25针的并口座、8线缓冲/接收 器74HC244、14座的JTAG插座。 1.元件的CAE封装制作 首先进行 PowerLogic的启动及显示颜色设置，根据用户喜欢可以自 行设置，也可以是使用软件默认环境。其次，单击File|Library|New Library命令，在文件名中输入“JTAG”，建立新的元件库，这样将JTAG 调试器设计相关的元件封装放到这个独立的库中保存。 （1）MYDB25并口插座CAE封装制作 步骤1：单击Tools|Part Editor命令，进入元件封装设计编辑界面，在元 件封装编辑界面下单击File|New命令，弹出对话框，选择“CAE Decal”项，单击OK进入逻辑封装设计窗口。 步骤2：单击绘图工具盒中的封装向导图标，打开CAE Decal Wizard对 话框，设置如图1所示，封装设计结果如图2所示。 图1 25针并口座元件CAE封装向导的设置 图2 25针并口座元件CAE封装设置结果 步骤3：单击File|Save As将MYDB25并口插座保存到JTAG库中。 （2） 74HC244的CAE封装制作 单击绘图工具盒中的封装向导图标，打开CAE Decal Wizard对 话框，设置如图3所示，封装设计结果如图4所示，最后将