计算机组成基本原理之存储扩展与地址译码.pptVIP

* 译码的概念 N 位编码输入 2N 位译码输出 唯一有效的输出 其余均无效 译码器 * 门电路译码 A1 A0 Y0 Y1 Y2 Y3 A19 A18 A17 A16 A15 （b） （a） A0 Y0 Y1 Y 低电平有效 高电平有效 （c） * 译码器74LS138 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C E1 E2 E3 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 Vcc 74LS138引脚图 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 C B A 74LS138原理图 * 译码器74LS138的功能表 * ⑵ 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 * 全译码示例 A19 A18 A17 A15 A14 A13 A16 C B A E3 138 A12～A0 CE Y6 E2 E1 IO/-M 2764 * 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12～A0 A19A18A17A16A15A14 A13 全译码示例——地址分析 * ⑶ 部分译码 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费 * 部分译码示例 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E3 -E2 -E1 IO/-M -CE -CE -CE -CE -Y0 -Y1 -Y2 -Y3 请看地址分析 * 部分译码示例——地址分析 1 2 3 4 芯片 ××10× ××10× ××10× ××10× A19～ A15 20000H～20FFFH 21000H～21FFFH 22000H～22FFFH 23000H～23FFFH 全0～全1 全0～全1 全0～全1 全0～全1 000 001 010 011 一个可用地址 A11～A0 A14～ A12 * ⑷ 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 * 线选译码示例 A14 A12～A0 A13 (1) 2764 (2) 2764 CE CE 请看地址分析 * 线选译码示例——地址分析 1 2 芯片 ××××× ××××× A19～ A15 04000H～05FFFH 02000H～03FFFH 全0～全1 全0～全1 1 0 0 1 一个可用地址 A12～A0 A14 A13 切记： A14 A13＝“00” 的情况不能出现， 此时 00000H～01FFFH 的地址将不能使用 * 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/-M信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 * 4、存储系统和结构 存储系统是由几个容量、速度和价格各不相同的存储器构成的系统。设计一个容量大、速度快、成本低的存储系统是计算机发展的一个重要课题。本节重点数据在主存中的存放方法和主存储器容量的各种扩展方法。 * 4.1主存储器的组织 主存储器是整个存储系统的核心，它用来存放计算机运行期间所需要的程序和数据，CPU可直接随机地对它进行访问。 * 4.1.1主存储器的基本结构 主存通常由存储体、地址译码驱动电路、I/O和读写电路组成。 * 4.1.1主存储器的基本结构（续） 存储体是主存储器的核心，程序和数据都存放在存储体中。 地址译码驱动电路实际上包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的读写电路，完成对被选中存储单元的读写操作。 I/O和读写电路包括读出放大器、写入电路和读写控制电路，用以完成被选中存储单元中各位的读出和写入操作。 * 4.1.2主存储器的存储单元 位是二进制数的最基