ARM7体系结构详细.pptVIP

3.8 程序状态寄存器 控制位 中断禁止位包括I和F位： 当I位置位时，IRQ中断被禁止； 当F位置位时，FIQ中断被禁止。 T位反映了正在操作的状态： 当T位为1时，处理器正在Thumb状态下运行； 当T位清零时，处理器正在ARM状态下运行。 3.8 程序状态寄存器 控制位 模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式。 注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误。 M[4:0] 模式 可见的Thumb状态寄存器 可见的ARM状态寄存器 10000 用户 R0～R7,SP,LR,PC,CPSR R0～R14,PC, CPSR 10001 快中断 R0～R7,SP_fiq,LR_fiq,PC,CPSR, SPSR_fiq R0～R7,R8_fiq～R14_fiq,PC, CPSR, SPSR_fiq 10010 中断 R0～R7,SP_irq,LR_irq,PC,CPSR, SPSR_fiq R0～R12,R13_irq,R14_irq,PC, CPSR, SPSR_irq 10011 管理 R0～R7,SP_svc,LR_svc,PC,CPSR, SPSR_svc R0～R12,R13_svc,R14_svc, PC,CPSR, SPSR_svc 10111 中止 R0～R7,SP_abt,LR_abt,PC,CPSR, SPSR_abt R0～R12,R13_abt,R14_abt,PC, CPSR, SPSR_abt 11011 未定义 R0～R7,SP_und,LR_und,PC,CPSR, SPSR_und R0～R12,R13_und,R14_und, PC,CPSR,SPSR_und 11111 系统 R0～R7,SP,LR,PC,CPSR R0～R14,PC, CPSR CPSR模式位设置表 3.6 处理器模式 异常模式 处理器模式 说明 备注 用户 (usr) 正常程序工作模式 不能直接切换到其它模式 系统 (sys) 用于支持操作系统的特权任务等 与用户模式类似，但具有可以直接切换到其它模式等特权 快中断 (fiq) 支持高速数据传输及通道处理 FIQ异常响应时进入此模式 中断 (irq) 用于通用中断处理 IRQ异常响应时进入此模式 管理 (svc) 操作系统保护代码 系统复位和软件中断响应时进入此模式 中止 (abt) 用于支持虚拟内存和/或存储器保护 在ARM7TDMI没有大用处 未定义 (und) 支持硬件协处理器的软件仿真 未定义指令异常响应时进入此模式 未定义 (und) 中止 (abt) 管理 (svc) 中断 (irq) 快中断 (fiq) 这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。 3.6 处理器模式 用户和系统模式 处理器模式 说明 备注 用户 (usr) 正常程序工作模式 不能直接切换到其它模式 系统 (sys) 用于支持操作系统的特权任务等 与用户模式类似，但具有可以直接切换到其它模式等特权 快中断 (fiq) 支持高速数据传输及通道处理 FIQ异常响应时进入此模式 中断 (irq) 用于通用中断处理 IRQ异常响应时进入此模式 管理 (svc) 操作系统保护代码 系统复位和软件中断响应时进入此模式 中止 (abt) 用于支持虚拟内存和/或存储器保护 在ARM7TDMI没有大用处 未定义 (und) 支持硬件协处理器的软件仿真 未定义指令异常响应时进入此模式 这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。 系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。 系统 (sys) 用户 (usr) 第3章 目录 1.简介 2.ARM7TDMI 3.ARM7TDMI的模块和内部框图 4.体系结构直接支持的数据类型 5.处理器状态 6.处理器模式 7.内部寄存器 8. 程序状态寄存器 9.异常 10.复位 11.存储器及存储器映射I/O 3.7 内部寄存器 简介 在AR