finalreport基于fpga的数字钟的设计与实现original.docVIP

2015年电子科学与技术专业课程设计 基于FPGA的数字钟的设计与实现 姓 名： 学 号: 学 院: 专 业: 年 级： 摘要 利用Quarter II软件在DEO上设计一个数字钟，采用模块例化的程序设计思 想，用verilog分别把十进制、六进制、二十四进制、二十八、二十九进制、三 十进制、三十一进制、十二进制、三千进制计数器，四位、十六位二选一选择器、 四-七译码器例化到顶层模块级联，实现秒、分、时、日、月、年的计数，其中 不同月、年对应不同天数，特别是有闰年的影响。 关键词:Quarter 11 verilog 关键词: Quarter 11 verilog 例化 DEO Abstract Designing a digital clock with Quarter II software on DEO, adopting programmable designing ideal of block instantiation with verilog respectively to decimal, hex, round hex, two 2 29 decimal, three decimal 30, 31 decimal, duodecimal three thousand binary counter, four, sixteen second election