FPGA异步FIFO设计中的问题与解决办法.docVIP

FPGA异步FIFO设计中的问题与解决办法 技术分类：町编程器件 | 2009-09-22 太原科技大学谢文华高文华 随着数字电子系统设计规模的扩大，一些实际应用系统中往往含有多个时钟，数据不可 避免地要在不同的时钟域之间传递。如何在异步时钟之间传输数据，是数据传输中一个至关 重要的问题，而采用FIFO正是解决这一问题的有效方法。异步FIFO是一种在电子系统中得 到广泛应用的器件，多数情况下它都是以一个独立芯片的方式在系统中应用。本文介绍一种 充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法。这种异步FIFO 比外部FIFO芯片更能提高系统的稳定性。 1 FIFO的基本结构和工作原理 FIFO (First In First Out)是一种采用坏形存储结构的先进先出存储器。其使用一个双 端口存储器存放数据，数据发送方在一端写入数据，接收方在另一端读出数据，能够协调好 两个时钟域的工作，满足高时钟频率的要求。FIFO在FPGA设计中主要用来缓冲数据和隔离 时钟或相位差异。访问FIFO时不需要地址线，只需要数据线和读写控制信号线，且数据地 址由内部读写指针自动加1完成，因此利用FIFO实现数据的缓存具有接口简单、读写方便 的优点。 根据FIFO的工作时钟，对将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟 和写时钟为同一个时钟，在时钟沿来临