输入输出接口及总线.ppt

第8讲 I/O 接口与总线 主要内容： I/O接口 总线 8.1 I/O接口 主要内容： I/O接口的功能 简单I/O接口芯片 I/O端口及其编址方式 CPU与外设间的数据传送方式 I/O译码电路和PC机的I/O地址分配 8.1.1 I/O接口的功能 8.1.1 I/O接口的功能 8.1.2 简单I/O接口芯片 8.1.2 简单I/O接口芯片 8.1.2 简单I/O接口芯片 8.1.3 I/O端口及其编址方式 8.1.3 I/O端口及其编址方式 8.1.3 I/O端口及其编址方式 8.1.3 I/O端口及其编址方式 8.1.3 I/O端口及其编址方式 8.1.3 I/O端口及其编址方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 2) 中断方式 外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己的程序 优点：CPU效率高，实时性好，速度快。 缺点：程序编制较为复杂。 8.1.4 CPU与外设间的数据传送方式 3) DMA方式 外设直接与存储器进行数据交换 ，CPU不再担当数据传输的中介者； 总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。 8.1.4 CPU与外设间的数据传送方式 8.1.4 CPU与外设间的数据传送方式 外设向DMA控制器发出“DMA传送请求”信号DREQ； DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD； CPU在完成当前总线周期后会立即发出HLDA 信号，对HOLD信号进行响应； DMA控制器收到HLDA信号后，就开始控制总线，并向外设发出DMA响应信号DACK 8.1.4 CPU与外设间的数据传送方式 DMA控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送; 例：从外设向内存传送一个字节 DMAC向I/O接口发出读信号(IOR)，同时往地址总线上发出存储器的地址和存储器写信号(MEMW) 和AEN信号。 8.1.4 CPU与外设间的数据传送方式 DMA控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA信号，并在下一时钟周期重新开始控制总线。 8.1.4 CPU与外设间的数据传送方式 传送方式 连续传送（块传送）： DMAC在申请到总线后，将一块数据传送完后才释放总线，而不管中间DREQ是否有效。 单次传送（每次传送一个字节）： 每个DMA周期只传送一个字节就立即释放总线。 按需传送（猝发传送）： 只要I/O接口的数据缓冲可用，就可进行传送。此时I/O接口需要有一定大小的FIFO缓冲区。 数据块传送 每次传送一个字节 按需传送 8.1.4 CPU与外设间的数据传送方式 DMA优点： 数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率(可达几MB/秒) 8.1.5 I/O译码电路和PC机的I/O地址分配 8.1.5 I/O译码电路和PC机的I/O地址分配 8.1.5 I/O译码电路和PC机的I/O地址分配 8.2 总线 主要内容： 总线的概念 IBM PC总线 AT总线或ISA总线 IEEE-488总线 8.2.1 总线的概念 8.2.1 总线的概念 8.2.2 IBM PC总线 8.2.3 AT总线或ISA总线 8.2.4 IEEE-488总线 8.2.4 IEEE-488总线 8.2.4 IEEE-488总线 N Y CPU响应, DMAC获总线控制权 DMA传送一个字节 块结束？ 测试I/O的DREQ 有效？ 地址增量，计数器减量 释放总线，请求中断 无效，释放总线 允许DMA DMA请求？ DMAC请求总线 Y N Y N 1) I/O译码电路举例 用74LS138译码器设计的I/O端口译码电路如下： 2) PC机的I/O地址分配 在8086系统中，可使用16地址线对输入输出口进行寻址，形成64K的I/O端口地址范围；在PC/XT机系统中，只用10位有效地址（A9~A0）进行寻址；因此I/O端口地址空间只有1K。 A9=0，寻址系统板上的512个端口