《二进制计数器》.docVIP

二进制计数器 二进制计数器就是按二进制计数进位规律进行计数的计数器。由n个触发器组成的二进制计数器称为n位二进制计数器，它可以累计=N个有效状态。N称为计数器的模或计数容量。若n=1，2，3…，则N=2，4，8…，相应的计数器称为模2计数器，模4计数器和模8计数器。 1. 同步二进制计数器 以实训5中采用的74LS161集成计数器为例，讨论二进制同步计数器。74LS161是4位二进制同步计数器，其功能表见表1。 表1 74LS161功能表 输 入 输 出 ET EP CP D0 D1 D2 D3 Q3 Q2 Q1 Q0 0 × × × × × × × × 1 0 × × ↑ d0 d1 d2 d3 1 1 1 1 ↑ × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × 0 0 0 0 d0 d1 d2 d3 计 数 保 持 保 持 74LS161的功能及特点： （1）74LS161有异步置“0”功能。当清除端为低电平时，无论其它各输入端的状态如何，各触发器均被置“0”，即该计数器被置0。 （2）74LS161的计数是同步的，即4个触发器的状态更新是在同一时刻（CP脉冲的上升沿）进行的，它是由CP脉冲同时加在4个触发器上而实现的。 （3）74LS161有预置数功能，预置是同步的。当为高电平，置入控制端为低电平时，在CP脉冲的上升沿作用下，数据输入端D3 ~ D0上的数据就被送至输出端Q3~ Q0。如果改变D3 ~ D0端的预置数，即可构成16以内的各种不同进制的计数器。 （4）74LS161有超前进位功能，即当计数溢出时，进位端C输出一个高电平脉冲，其宽度为一个时钟周期，见波形图1（b）所示。 、、ET和EP均为高电平时，计数器处于计数状态，每输入一个CP脉冲，就进行一次加法计数。详见该计数器的状态图1（a）。 （5）ET和EP是计数器控制端，只要其中一个或一个以上为低电平，计数器保持原态，只有两者均为高电平时，计数器才处于计数状态。 （a） （b） 图1 74LS161集成计数器 图2所示为74LS161引脚图和逻辑符号。各引脚功能符号说明如下： D0~D3为并行数据输入端。 Q0~Q3为数据输出端。 ET、EP为计数控制端 CP为时钟输入端，即CP端（上升沿有效）。 C为进位输出端（高电平有效）。 为异步清除输入端（低电平有效） 为同步并行置数控制端（低电平有效） 图2 74LS161引脚图和逻辑图 2. 异步二进制计数器74LS93 74LS93是异步4位二进制加法计数器，图3（a）和（b）分别为它的逻辑符号和逻辑图。 （a） （b） 图3 4位二进制异步加法计数器74LS93 在图3（b）中，FF0构成一位二进制计数器，FF1、FF2、FF3构成模8计数器。若将CP1端与Q0端在外部相连，就构成模16计数器。因此，74LS93又称为二—八—十六进制计数器。此外，RD1、RD2为清零端，高电平有效。