ZPW移频轨道的电路发送器.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
故障一安全:铁路行车要求铁路信号设备在发生障碍、错误、失效的情况下,应具有导致减轻以至避免损失的功能,以确保行车安全 配线:将电缆组合配置成为一个经济合理,符合使用要求的电缆系统或网络,其目的是为了提高通信网的通融性,提高芯线的利用率 * * ZPW-2000A无绝缘轨道电路 目录 结构特征规格型号 主要技术条件 作用 原理框图及电原理说明 发送器“N+1”冗余系统原理 主要技术指标 设备的主要参数测试插孔用途 二、发送器 1 结构特征 发送器内部由数字板、功放板两块电路板构成,外部装有黑色网罩及锁闭杆。 2 规格型号 型号:ZPW·F 外形尺寸:220mm×100mm×383mm 重量:约5.0kg 发送器外形及底座图片 发送器插座板示意图 1) 低频频率:10.3+n×1.1Hz ,n=0~17 即:10.3Hz、11.4Hz、12.5Hz、13.6Hz、14.7Hz、15.8Hz、16.9Hz、18Hz、19.1Hz、 20.2Hz、21.3Hz、22.4Hz、23.5Hz、24.6Hz、25.7Hz、26.8Hz、27.9Hz、29Hz 载频频率 下行: 1700-1 1701.4 Hz 1700-2 1698.7 Hz 2300-1 2301.4 Hz 2300-2 2298.7 Hz 上行: 2000-1 2001.4 Hz? 2000-2 1998.7 Hz? 2600-1 2601.4 Hz 2600-2 2598.7 Hz 频偏:±11 Hz 输出功率 :70W(400Ω负载) +1.4Hz -1.3Hz 作用 用于产生高稳定高精度的移频信号源,采用微电子器件构成 产生足够功率的输出信号,额定输出功率70W(400Ω负载),最大输出功率105W 调整轨道电路,可根据轨道电路的具体情况,通过输出端子的不同连接,获得10种不同的发送电平 对移频信号进行自检测,故障时给出报警及N+1冗余运用的转换条件 发送器原理框图及电原理说明 发送器的基本原理 该设备中,考虑了同一载频、同一低频控制条件下,双CPU电路。同一载频编码条件,低频编码条件源,以反码形式分别送入两套微处理器CPU中,其中CPU1产生包括低频控制信号Fc的移频信号,移频键控信号FSK分别送至CPU1、CPU2进行频率检测。检测结果符合规定后,即产生控制输出信号,经“控制与门”使“FSK”信号送至滤波环节,实现方波——正弦波变换。功放输出的FSK信号送至两CPU进行功出电压检测。 两CPU对FSK信号的低频、载频和幅度特征检测符合要求后,打开“安全与门”,发送报警继电器励磁,并使经过功放的FSK信号输出。当发送输出端短路时,经检测使“控制与门”有10S的关闭(装死或休眠保护)。 为实现双CPU的自检、互检,两组CPU及一组用于产生FSK移频信号的可编程控制器各自采用了独立的石英晶体源。设备考虑了对移频载频、低频及幅度三个特征的检测。两组CPU对检测结果符合要求时,以动态信号输出通过“安全与门”控制执行环节——发送报警继电器(FBJ)将信号输出。系统采用N+1冗余设计。故障时,通过FBJ接点转至“+1”FS。 发送器的主要电路环节 (1) 低频和载频编码条件读取时,为了消除配线干扰采用+24 V电源及电阻R 构成“功率型”电路,考虑到“故障一安全” 原则,应将24 V 直流电源变换成交流,呈动态检测方式,并将外部编码控制电路与CPU等数字电路有效隔离,电路中设置了读取光耦、控制光耦。 由B 点送入方波信号,当+24 V编码条件电源沟通时,即可从“读取光耦” 受光器A点获得与B点相位相同的方波信号,送至CPU,实现编码条件的读取 “控制光耦”与“读取光耦”的设置,实现了对电路元件故障的动态检查。任一光耦的发光源,受光器发生短线或击穿等故障时“读取光耦”A 点得不到动态的交流信号以此实现故障-安全。 低频和载频编码条件读取电路 (2)微处理器、可编程逻辑器件 采用双CPU、双软件、双套检测电路、闭环检查。CPU采用80C196,CPU1控制产生移频信号。 CPU1、CPU2同时对输出移频信号的低频、载频及幅度特征的检测。 FPGA可编程逻辑器件,构成移频信号发生器,并行I/O扩展接口、频率计数器等。 (3)移频信号产生 低频和载频编码条件通过并行I/O接口分别送至两个CPU,经判别是否有,且只有一路。条件满足后,CPU1通过查表得到编码条件所对应的上、下边频数值控制移频发生器,产生相应的FSK移频信号。 FSK信号由CPU1自检,CPU2进行互检,检测符合条件后,两CPU各产生一个控制信号,经过控制与

文档评论(0)

smartxiaohuli + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档