第九讲 嵌入式系统硬件设计概述(二)(2013).pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * Hot Plate：轻便电炉，【化】电热板。 * * * * * * * * * * * * * * * * * * * * * * * * * * * 虽然T处于开关状态，但由于D的续流和L、C的滤波作用，输出电压UO是比较平稳的。 2. 输出平均电压及占空比 调整管通断时uE的波形为矩形波 t o uE (uD) ton toff - uD UI T 输出平均电压（忽略滤波电感L的直流压降）： 占空比： 可见，对于一定的UI值，通过调节占空比即可调节输出电压UO。 uE (uD) 、 iL 、 uO的波形 t o uO UO - uD t o uE (uD) IO t o iL ton toff Imax Imin UI 开关电源的稳压原理 iL UI uB T 比较放大器 比较器 uE A C Io R1 uF L UO uA UREF uF C R2 RL D 基准电压 三角波 发生器 uT UI UO uF uA 占空比? UO D = 50 % 当 uF = UREF ， uA = 0， UO 为预定标称值 最低开关频率fT一般在10~100kHz之间。fT越高，所需的L、C越小。这样，系统的尺寸和重量将会减小，成本将随之降低。 另一方面，开关频率的增加将使开关调整管单位时间转换的次数增加，使开关调整管的管耗增加，而效率将降低。 注意： 开关稳压电源 区别于线性稳压器，其调整管工作在开关状态： ?它是把直流转换成交流，然后又把交流转换成直流的装置。 功耗小，效率高。，可以做到几百或者近1000kHz。这使得开关晶体管V的功耗很小，电源的效率可以大幅度地提高，其效率可达到80%。 稳压范围宽。这样，在工频电网电压变化较大时，它仍能够保证有较稳定的输出电压。 电路形式灵活多样。 线性稳压器和开关稳压器比较 线性电压稳压器 开关电压稳压器 优点： 优点： 简单?? 输出纹波电压低?? 出色的 line 和负载稳压?? 对负载和 line 的变化响应迅速?? 电磁干扰 (EMI) 低 效率高（降低了冷却所需的空间需求）?? 能够处理较高的电源密度 ?? 可用于传递单个或多个输出电压，大于或小于生成的输出电压 缺点： 缺点： 效率低?? 如果需要冷却设备，则要求较大的空间 输出纹波电压高?? 瞬时恢复时间较慢?? 产生电磁干扰（EMI) 典型的电源设计电路 电源设计注意事项 采用LDO 的最佳条件 当要求输出电压中纹波、噪声特别小，输入输出电压差不大，输出电流不大于100mA时，采用微功耗、低压差（LDO）线性稳压器是最合适的。 不要追求高精度、功能全的最新器件 电源IC 的精度一般为±2%～±4%，精度高的可达±0.5%～±1%，要根据电路的要求选择合适的精度，这样可降低生产成本。 不要“大马拉小车” 电源IC 最主要的三个参数是，输入电压VIN、输出电压VOUT 及最大输出电流Iomax。根据产品的工作电流来选择：较合适的是工作电流最大值为电源IC 最大输出电流Iomax 的70～90%。 开关电源变换器中电感L、输出电容C 及续流二极管或隔离二极管D 的选择十分重要。 电感L 要满足在开关电流峰值时不饱和（开关峰值电流要大于输出电流3～4 倍），并且要选择合适的磁芯以满足开关频率的要求及选择直流电阻小的以减少损耗。 电容应选择等效串联电阻小的电解电容（LOW ESR），这可降低输出纹波电压 复习第八讲：嵌入式系统硬件设计（一） 人机界面 功耗管理和电源系统设计 可编程逻辑器件 FPGA、CPLD 原理 硬件设计流程和EDA工具 第 九 讲 嵌入式系统硬件设计（二） 可编程逻辑器件-基于乘积项（Product-Term)的PLD结构 基于乘积项（Product-Term)的PLD结构,称为CPLD,采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺） 三部分构成：宏单元（Marocell)，可编程连线（PIA)和I/O控制块。 宏单元是PLD的基本结构，由它来实现基本的逻辑功能。 多个宏单元的集合：逻辑实现 全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短。 可编程的I/O单元和可编程连线阵列 可编程的I/O 能兼容TTL和CMOS多种接口和电压标准 可配置为输入、输出、双向、集电极开路和三态等形式 能