Verilog HDL与FPGA数字系统设计ch02-Verilog HDL入门.pptVIP

2.1 硬件描述语言简介 2.2 Verilog HDL程序的基本结构 2.3 逻辑功能的仿真验证过程 2.4 ModelSim仿真软件的使用 2.5 Verilog HDL功能仿真常用命令 2.1 硬件描述语言简介 硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言. 它是一种以文本形式来描述数字系统硬件的结构和行为的语言, 用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统的逻辑功能。用HDL编写设计说明文档易于存储和修改，并能被计算机识别和处理. HDL是高层次自动化设计的起点和基础.目前， IEEE推出两种标准：VHDL和Verilog HDL (1) VHDL的起源与发展 Very high speed integrated Hardware Description Language (VHDL) 它是70年代末和80年代初，起源于美国国防部提出的超高速集成电路VHSIC研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存下来，以便其他人能轻易地了解电路的设计意义 。 1981年6月成立了VHDL小组。 1983年第三季度，由IBM公司、TI公司、Intermetric 公司成立开发小组。 1986年3月，IEEE开始致力于VHDL的标准化工作，讨论VHDL语言标准。 IEEE于1987年12月公布了VHDL的标准版本（IEEE STD 1076/1987）； 1993年VHDL修订，形成新的标准即IEEE STD 1076-1993)。 (2) Verilog HDL的起源与发展 1981年Gateway Automation硬件描述语言公司成立； 1983～84年间该公司发布“Verilog HDL”及其仿真器Verilog -XL ； 1986年Phil Moorby提出快速门级仿真的XL算法并获得成功，Verilog语言迅速得到推广。 Verilog-XL较快，特别在门级，能处理万门以上的设计。 1987年Synonsys公司开始使用Verilog行为语言作为它综合工具的输入； 1989年12月 Cadence公司并购了Gateway公司； 1990年初Cadence公司把Verilog HDL和Verilog-XL分成单独产品，公开发布了Verilog HDL,与VHDL竞争。并成立Open Verilog International(OVI)组织，负责Verilog的发展和标准的制定。 1993年 几乎所有ASIC厂商支持Verilog HDL,认为Verilog-XL是最好的仿真器。OVI推出2.0版本的Verilog HDL规范，IEEE接受了将OVI的Verilog2.0作为IEEE标准的提案。 1995年12月，定出Verilog HDL的标准IEEE 1364。 2001年3月IEEE正式批准了Verilog-2001标准（即IEEE 1364-2001）。 Verilog-2001标准在Verilog-1995的基础上有几个重要的改进。新标准有力地支持可配置的IP建模，大大提高了深亚微米（DSM）设计的精确性，并对设计管理作了重大改进。 (2) Verilog HDL的起源与发展 能力（capability） VHDL 结构建模 抽象能力强 系统级－算法级－RTL级－逻辑级－门级 Verilog 结构建模 具体物理建模能力强 算法级－RTL级－逻辑级－门级－版图级 （3）两种语言的比较（能力、数据类型、易学性、效率） 数据类型（data type） VHDL 是一种数据类型性极强的语言。支持用户定义的数据类型。当对象的数据类型不一样时必须用类型转换函数转换。可以使用抽象（比如枚举）类型为系统建模。能利用数据类型检查编程的错误。 Verilog 数据类型简单。只能由语言本身定义，不能由用户定义。适于硬件结构的建模，不适于抽象的硬件行为建模。 易学性（easiest to learn） VHDL 是一种数据类型很强的语言，欠直观。加之同一种电路有多种建模方法，通常需要一定的时间和经验，才能高效的完成设计。 VHDL根植于ADA，有时简洁，有时冗繁，如行为描述简洁，结构描述冗繁。 Verilog 由于Verilog为直接仿真语言，数据类型较简单，语法很直观，故Verilog更易理解和好学。 Verilog更像C，约有50％的结构来自C，其余部分来自ADA。 效 率 VHDL 由于数据类型严格，模型必须精确定义和匹配数据类型，这造成了比同等地verilog效率要低。 Verilog 不同位宽的信号可以彼此赋值，较小位数的信号可以从大位数信号中自动截取自己的位号。在综合过程中可以删掉不用的位，这些特点使之简洁，