《半导体存储器的工作原理1》.pptVIP

4.2.1 ROM存储器;4.2.2 RAM的结构及工作原理;存储器芯片;字片式结构的存储器（64字×8位）;单译码方式（一维译码）：访存地址仅进行一个方向译码的方式。 每个存储单元电路接出一根字线和两根位线。 存储阵列的每一行组成一个存储单元，存放一个8位的二进制字。 一行中所有单元电路的字线联在一起，接到地址译码器的对应输出端。 6位访存地址经地址译码器译码选中某一输出端有效时，与该输出端相联的一行中的每个单元电路同时进行读写操作，实现一个字的同时读/写。;存储体中共有64个字，每个字为8位，排成64×8的阵列。 存储芯片共需6根地址线，8根数据线，一次可读出一个字节。 存储体中所有存储单元的相同位组成一列，一列中所有单元电路的两根位线分别连在一起，并使用一个读/写放大电路。读/写放大电路与双向数据线相连。;读/写控制线 R/W ：控制存储芯片的读/写操作。 片选控制线 CS： CS 为低电平时，选中芯片工作； CS 为高电平时，芯片不被选中。;字片式结构存储器芯片，由于采用单译码方案，有多少个存储字，就有多少个译码驱动电路，所需译码驱动电路多。 双译码方式（二维译码）：采用行列译码的方式，位于选中的行和列的交叉处的存储单元被唯一选中。 采用双译码方式的存储芯片即位片式结构存储器芯片;位片式结构的存储器芯片（4K×1位）;4096个存储电路，排列成64×64的阵列。 问：需12位地址。 分为6位行地址和6位列地址。 给地址 行、列译码 选中对应单元 分别选中一根行地址线和一根列地址选择线 行地址线：选中一行中的64个存储电路进 行读写操作。 列地址线：选择64个多路转接开关，控制 各列是否能与读/写电路的接通。 ;当选中存储芯片工作时，首先给定访存地址，并给出片选信号 CS 和读写信号 R/W 6行列地址，被选的行、列选择线的交叉处的存储电路被唯一地选中，读出或写入一位二进制信息。 思考： 对于4096个字采用单译码方案，需4096个译码驱动电路。 若采用双译码方案，只需128个译码驱动电路。;2. 存储器芯片举例;三态门;2114芯片由存储体、地址缓冲器、地址译码器、读/写控制电路及三态输入输出缓冲器组成。 存储体中共有4096个六管存储单元电路，排列成64×64阵列。 地址译码采用二维译码结构，10位地址码分成两组A8～A3作为6位行地址，经行地址译码器驱动64根行选择线。A2～A0及A9作为4位列地址，经列地址译码器驱动16根列选择线，每根列选择线同时选中64列中的4列，控制4个转接电路。控制被选中的4列存储电路的位线与I/O电路的接通。被选的行选择线与列选择线的交叉处的4个存储电路，就是所要访问的存储字。4个存储电路对应一个字的4位。;在存储体内部的阵列结构中，存储器的读/写操作由片选信号 CS 与读/写控制信号 WE 控制。 CS 为高电平时，输入与输出的三态门均关闭，不能与外部的数据总线交换信息。 CS 为低电平时，芯片被选中工作， 若 WE 为低电平，则打开4个输入三态门，数据总线上的信息被写入被选的存储单元； 若 WE 为高电平，打开4个输出三态门，从被选的存储单元中读出信息并送到数据总线上。;;;2）TMS4116芯片;;;时序与控制 ; 读放大器; 读放大器;16k×1位共16384个单管MOS存储单元电路，排列成128×128的阵列，并将其分为两组，每组为64行×128列。 每根行选择线控制128个存储电路的字线。列选择线控制读出再生放大器与I/O缓冲器的接通，控制数据的读出或写入。 每一根列选择线控制一个读出再生放大器，128列共有128个读生再生放大器，一列中的128个存储电路分为两组，每64个存储电路为一组，两组存储电路的位线分别接入读出再生放大器的两端。;存储器的读出 行地址经行地址译码选中某一根行线有效，接通此行上的128个存储电路中的MOS管，使电容所存信息分别送到128个读出再生放大器放大。同时，经放大后的信息又回送到原电路进行重写，使信息再生。 列地址经列地址译码选中某根列线有效，接通相应的列控制门，将该列上读出放大器输出的信息送入I/O缓冲器，经数据输出寄存器输出到数据总线上。 存储器的写入 首先将要写入的信息由数据输入寄存器经I/O缓冲器送入被选列的读出再生放大器中，然后再写入行、列同时被选中的存储单元。;DD;TMS4116的刷新;读出再生放大器电路;放大器由T1、T2、T3、T4组成，T6、T7与Cs是两个预选单元，由XW1与XW2控制。 读写前，先使两个预选单元中的电容Cs预充电到0与1电平的中间值，并使控制信号φ1＝0，φ2＝1，使T3、T4截止，T5导通，使读出放