《电子秒表电路的设计》.docVIP

电子秒表电路的设计 实验原理 图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。 1、 基本RS 触发器：在电子秒表中的职能是启动和停止秒表的工作图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能 。 它的一路输出 作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。 按动按钮开关K2 （接地），则门1 输出 ＝1 ；门2 输出Q ＝0 ，K2 复位后Q 、 状态保持不变。再按动按钮开关K1 , 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。 由1 变0 ，送出负脉冲，启动单稳态触发器工作。 2、 单稳态触发器：在电子秒表中的职能是为计数器提供清零信号。 图11 －1 中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图11 －2 为各点波形图。 单稳态触发器的输入触发负脉冲信号vi 由基本RS 触发器 端提供，输出负脉冲vO 通过非门加到计数器的清除端R 。 静态时，门4 应处于截止状态，故电阻R 必须小于门的关门电阻ROff 。定时元件RC 取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP 。 3、 时钟发生器 图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器 RW ，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于计数器①的计数输入端CP2 。 图11－2单稳态触发器波形图 图11－3 74LS90引脚排列 4、 计数及译码显示 二—五—十 进制加法计数器74LS90 构成电子秒表的计数单元，如图11 －1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S 的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。 注：集成异步计数器74LS90 74LS90 是异步二—五—十 进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 图11 －3 为74LS90 引脚排列，表11 －1 为功能表。 通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0 (1) 、R0 (2) 对计数器清零，借助S9 (1) 、S9 (2) 将计数器置9 。其具体功能详述如下： (1) 计数脉冲从CP1 输入，QA 作为输出端，为二进制计数器。 (2) 计数脉冲从CP2 输入，QD QC QB 作为输出端，为异步五进制加法计数器。 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QBQA R0(1) R0(2) S9 (1) S9(2) CP1 CP2 1 1 0 × × 0 ×× 0 0 0 0 清 0 0 × × 0 1 1 × × 1 0 0 1 置 9 0 × × 0 0 × × 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QD QC QB 输出 五进制计数 ↓ QA QD QC QB QA 输出8421BCD 码 十进制计数 QD ↓ QA QD QC QB 输出5421BCD 码 十进制计数 1 1 不 变 保 持 二进制计数 1 ↓ QD QC QB 输出 五进制计数 ↓ QA QD QC QB QA 输出8421BCD 码 十进制计数 QD ↓ QA QD QC QB 输出5421BCD 码 十进制计数 1 1 不 变 保 持 (3) 若将CP2 和QA 相连，计数脉冲由CP1 输入，QD 、QC 、QB 、QA 作为输出端，则构成异步8421 码十进制加法计数器。 (4) 若将CP1 与QD 相连，计数脉冲由CP2 输入， QA 、QD 、QC 、QB 作为输出端，则构成异步5421 码十进制加法计数器。 (5) 清零、置9 功能。 a) 异步清零 当R0 (1) 、R0 (2) 均为“1 ”；S9 (1) 、S9 (2) 中有“0 ”时，实现异步清零功能，即QD QC QB QA ＝0000 。 b) 置9 功能 当S9 (1) 、S9 (2) 均为“1 ”；R0 (1) 、R0 (2) 中有“0 ”时，实现置9 功能，即QD QC QB QA ＝1001 。 三、 实验设备及器件 1 、＋5V 直流电源 2 、双踪示波器 3 、直流数字电压表 4