数字逻辑第8章.pptVIP

第三步，单击 Next，进入图8.12菜单。 第四步， 选择目标器件类型和设计语言，如图8.12器件为xcv50，设计语言为VHDL。 第五步，点击Next，直到Finish。 图8.12 器件选择菜单 2. 添加新的工程文件 第一步，选择菜单项 File →Add New File. 第二步，输入文件名，并添加到刚才建立的工程中。 第三步，点击Finish。 第四步，编辑源文件，如图8.13示例。 图8.13 编辑源文件 8.3.3 设计实现 设计实现包括两个任务：设计实现处理和产生布局布线结果。 第一步，双击Implement Design，如图8.14，完成设计实现处理。 * * * * * * * * * 第8章 复杂可编程逻辑器件 8. 1 复杂可编程逻辑器件CPLD CPLD主要由可编程的逻辑宏单元（Logic MacroCell, LMC）和围绕这些宏单元的可编程互联矩阵组成，图8.1是Altera公司的MAX7000系列CPLD的结构图。 图8.1 CPLD结构图 1. 逻辑阵列块（LBA） LBA能够完成各种复杂的逻辑功能，通过PIA将输入、I/O和宏单元连接起来。 2. 宏单元（Macrocell） 宏单元包括3个功能模块：逻辑阵列、乘积项选择矩阵和可编程寄存器，如图8.2。 图8.2 宏单元结构图 3. 扩展乘积项 扩展的乘积项通过与其他宏单元相联，可以实现更加复杂的逻辑功能。主要有2种控制方式：共享扩展乘积项，图8.3；并联扩展乘积项，图8.4。 图8.3 共享扩展乘积项 图8.4 并联扩展乘积项 4. 可编程互联阵列（PIA） PIA是连接LAB、I/O引脚的可编程互联总线，信号通过PIA连接到LBA，才能实现逻辑功能，其原理如图8.5所示。 图8.5 PIA原理 5. I/O控制块 每个引脚的输入、输出和双向特性由I/O控制块编程确定，每个引脚还可以连接到地、Vcc或配置成高阻态。如图8.6。 图8.6 I/O控制块结构 8. 2 可编程门阵列FPGA 可编程门阵列（PGA）也称现场可编程门阵列（FPGA），它和ROM、PLA、PAL、GAL的主要区别是：PGA内部不受“与－或”阵列结构的限制，可以对分布在PGA芯片内部的“可编程逻辑单元”矩阵进行“编程”和“互连”，以实现复杂的逻辑功能；它还可以对分布在芯片四周的“可编程输入输出单元”进行“编程”和“连接”，实现各种输人输出方式。因此PGA具有很高的集成度和很大的灵活性。 图8.7是可编程门阵列的结构图。 图8.7 PGA结构示意图 可编程门阵列主要由4个部分组成： （1）可编程逻辑宏单元（configurable logic block，CLB）。 （2）可编程输入输出宏单元（input／output block，IOB）。 （3）互联资源。 （4）重构逻辑的程序存储器。 下面以XC3090为例，对PGA的几个组成部分作一介绍。 1．可编程逻辑单元（CLB） 如图 8.8所示。其中功能块可以有3种构成方式： （1）可构成两个独立的逻辑子块，每个子块最多可有4个变量输入，即从A～E、Qx、Qy中进行选择 （2）可构成一个单输出、5变量输人的功能块，此时F=G。 （3）可实现7变量输人、单输出组合逻辑，其中一个变量用来对上、下两功能子块的进行选择。 2．可编程输入输出宏单元IOB（图8.9） 具有两种输人方式：直接输入；边沿触发器、锁存器输入。有5种输出方式：直接输出、寄存器输出；反相、不反相输出；三态、导通态、截止态输出；三态反相输出；边沿速率全速输出、限速输出。 图8.9 IOB结构图 3．重构逻辑的程序存储器 PGA有一个以阵列形式分布在整个芯片上的重构逻辑存储器。CLB和IOB的编程数据是由存放在重构逻辑存储器阵列内的程序确定的。 4．互联资源 8.3 可编程逻辑器件设计简介 本节以Xilinx公司的CPLD/FPGA设计开发工具ISE为例，简要介绍CPLD/FPGA的设计开发过程。 8.3.1 设计步骤 ISE中，CPLD/FPGA设计开发过程如图8.10。包括设计进入、设计综合、设计实现和器件编程四个步骤。 图8.10 设计过程 8.3.2 设计进入 1.建立新工程 第一步，启动ISE的Project Navigator选择菜单项 File → New Project. 第二步，在New P