数字逻辑第9章.pptVIP

图9.3 半加器电路 9.3.2 结构化描述形式 在Verilog HDL中可使用如下方式描述结构: 1) 内置门原语(在门级)； 2) 开关级原语(在晶体管级)； 3) 用户定义的原语(在门级)； 4) 模块实例(创建层次结构)。 下面给出图9.4所示全加器电路使用内置门原语描述的实例。 module FA_Str (A, B, Cin, Sum, Cout ) ; input A, B, Cin ; output Sum, Cout; wire S1, T1, T2, T3; xor X1 (S1, A, B) , X2 (Sum, S1, Cin) ; and A1 (T3, A, B ) , A2 (T2, B, Cin) , A3 (T1, A, Cin) , or O1 (Cout, T1, T2, T3 ) ; Endmodule 图9.4 一位全加器 9.3.3 数据流描述方式 用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值被指派给线网变量。 连续赋值语句的语法为: assign [delay] LHS_net = RHS_ expression; 这里，assign是关键字，[delay]操作延时定义, 缺省时延为0。右边表达式中的操作数无论何时发生变化, 右边表达式都重新计算, 并且在指定的时延后将值被赋予等式左边的线网变量。 面给出图9.5所示2-4译码器电路的数据流描述实例模型。 图9.5 2-4译码器电路 timescale 1ns/ 100ps module Decoder_2x4 (A, B, EN, Z) ; input A, B, EN; output [ 0 :3] Z; wire Abar, Bbar; assign #1 Abar = ~ A; / / 语句1。 assign #1 Bbar = ~ B; / / 语句2。 assign #2 Z[0] = ~ (Abar Bbar EN ) ; / / 语句3。 assign #2 Z[1] = ~ (Abar B EN) ; / / 语句4。 assign #2 Z[2] = ~ (A Bbar EN) ; / / 语句5。 assign #2 Z[3] = ~ ( A B EN) ; / / 语句6。 Endmodule 第9章 数字系统设计初步 9.1 数字系统的组成 简单地说，数字系统就是用于存储、传输和处理数字信息的电子系统。 数字系统是对离散信号量的处理。在数字系统中，信号是以离散的数字信息的形式表示的。 一个数字系统可以看作一个功能模块，能够对外部信息进行处理，并将处理的结果提供给相关设备。外部的信息可以是数字化的，也可以是模拟的，这时就要进行数/模转换；同样，提供给外部的结果可以是数字，也可以是模拟的，当然就需要进行相应的模/数转换。图9.1是一个典型的数字系统。 图9.1 数字系统示意图 由图可见，一个数字系统的功能大致包括三部分： （1）将外部相关信息数字化，包括A/D转换； （2）对得到的数字信息进行处理； （3）将处理结果转换成外部可理解的信息和操作，包括D/A转换。 从算法的角度看，数字系统实际上就是用来实现某个算法的逻辑电路系统，输入的数据经过数字系统的运算产生符合要求的结果。因此，一个数字系统通常可以用一个算法模型来描述。 对于一个复杂的系统而言，算法可以分解成若干并行或顺序执行的子运算，这种分解过程可以持续到每个子运算都可以由数字电路直接实现为止。算法描述的就是系统的算法模型，包括了子运算和控制逻辑，任何一个系统都可以用算法模型来描述，算法不断分解的过程实际就是系统的设计过程。 在算法模型的描述中，既存在数据流也存在控制流，因此，一个数字系统应具有两大功能：由子运算完成数