多功能数字钟设计说明.docVIP

下载可编辑 PAGE .专业.整理. EDA设计（二）  ——多功能数字钟设计 姓名： 学号： 院系：电光学院 指导老师： 完成时间：2012 目录 TOC \o 1-3 \h \z \u 摘要 3 一、实验设计内容及要求 4 1、内容 4 2、设计基本要求 4 3、设计提高部分 4 二、设计方案 5 三、子模块电路设计 6 1、分频模块 6 （1）2分频电路 6 （2）24分频电路 7 （3）48分频电路 8 （4）1000分频电路 9 2、计时模块 10 （1）秒计时电路 11 （2）分计时电路 13 （3）时计时电路 14 3、译码显示模块 15 4控制模块 17 （1）清零电路 18 （2）保持电路 18 （3）校分校时电路 18 四、提高部分设计 19 1、整点报时电路 19 2、星期显示电路 21 五、调试以及编程下载 21 六、实验中遇到问题及解决方法 22 七、实验收获与体会 23 八、参考文献 24 摘要 本实验借助于QuartusⅡ7.0软件设计一个多功能的数字时钟，具有24小时计时、保持、清零、校分校时等基本功能，并在此基础上添加了星期显示、校星期、整点报时、动态显示等附加功能。并利用QuartusⅡ进行相应的设计、仿真、调试，最后下载到SmartSOPC实验系统上验证设计的正确性。 关键词：多功能数字时钟，QuartusⅡ,计时，星期显示，整点报时、动态显示、SmartSOPC。 ABSTRACT This experiment is to design a multifunctional digital clock with quartusⅡ.The multifunctional digital clock has varities of the functions like 24-hour timer, keeping,clearing,adjusting time .It also includes additional functions such as week display, chime on integral hour ,dynamic display and so on. we designed and simulated with QuartusⅡand finally downloaded it to the experiment platform to test. Key words:multifunctional digital clock,qQuartusⅡ,timer,week,chime on integral hour, dynamic display,SmartSOPC. 多功能数字钟设计 一、实验设计内容及要求 1、内容 利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。 2、设计基本要求 能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。 分别由六个数码管显示时分秒的计时。 K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。 K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。 3、设计提高部分 时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’ 星期显示：星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。 二、设计方案 数字钟的原理框图如图1所示，主要由计时电路，脉冲发生电路，较分电路，清零电路，译码显示电路和报时电路组成。计时电路在脉冲电路的作用下，产生24小时的计时，同时较分电路控制计时电路中的使能端进行较分，而清零电路则控制计时电路的清零端实现时钟的清零功能，最终将计时电路的输出数据输入到译码显示电路实现时钟的显示。另外将计时电路的输出数据输入到报时电路中，完成报时功能。 计时电路 计时电路 校分校时电路 脉冲发生电路 译码显示电路 报时电路 清零电路 三、子模块电路设计 1、分频模块 500HZ2分频 500HZ 2分频 1HZ48MHZ1000分频48分频1000分频 1HZ 48MHZ 1000分频 48分频 1000分频 2HZ1kHZ100