基于74ls160的数字电子时钟设计.pdfVIP

电子技术综合设计报告 题目：数字电子时钟设计 院 （系）： 专业年级（班）： 学 生： 学 号： 指 导 教 师： 完 成 时 间： - 1 - 摘 要 数字电子时钟，通过设计脉冲电路，产生周期为 1s 的脉冲信号，将脉冲信号给至 电子时钟电路，通过对脉冲个数的计数，完成计时功能并通过数码管显示时间。因脉冲 电路受其他因素干扰，脉冲信号周期会产生偏差，需要设计校准功能对电子时钟进行校 时。最后，设计整点报时功能对整点时间进行报时。 关键词：数字电子时钟；时钟脉冲电路；校准功能；整点报时 - 2 - 1 设计目的及要求 1.1 目的 通本次课程设计要完成全流程的电子线路设计工作。课程设计分为选题、方案设 计、电路设计和仿真、焊接实物等几个环节。 （1）通过对数字电子时钟进行建模仿真，一方面掌握电路原理设计方法，加深对 相关电路的基本原理的理解，同时训练通过计算机软件（Proteus 、Multisim ）进行电路 辅助设计和仿真的一般方法，熟悉软件的应用； （2 ）通过实际元器件的选择、电路焊接，掌握硬件电路从图纸到实物的中间过 程，增强动手能力、实践能力； （3 ）通过对数字电子时钟的测试，了解和掌握一般硬件电路的测试流程和基本方 法。 1.2 题目与要求 本次课程设计题目的具体要求为： （1）设计时钟脉冲信号产生电路 （2 ）设计电路实现时分秒校准功能 （3 ）设计电路具有整点报时功能 2 方案设计 2.1 数字电子时钟的组成框架 根据题目要求，本设计将数字电子时钟分为五个组成部分，各部分的组合如图1 所示。 图1 数字电子时钟框图 2.2 系统工作原理 基于555 定时器无稳态模式，设计时钟脉冲电路，输出周期为1s、频率为1Hz 的 脉冲信号。基于74LS160 芯片，设计两个六十进制及一个二十四进制的加法计数器， 构成分秒时时钟电路。将时钟脉冲电路输出的脉冲信号接入秒时钟电路，当计数至六 - 3 - 十，74LS160 芯片同步清零并向分时钟电路进位，此时分时钟电路计数加一；当分时 钟电路计数至六十，同步清零并向时时钟电路进位，此时时时钟电路计数加一；当时 时钟电路计数至二十四，同步清零。因其他不可知因素的干扰，时钟脉冲电路输出的 脉冲信号周期会产生偏差，导致时钟时间不准确，所以加入校准电路，通过人为按键 给时、分时钟电路一个脉冲，进行时间调整。 3 电路设计及仿真 3.1 时钟脉冲信号电路设计 555 定时器有三种工作状态，单稳态、双稳态和无稳态模式。其中，在无稳态工作 模式下555 定时器可输出连续的特定频率的方波。本设计拟采用NE555P 定时器设计时 钟信号电路。 NE555P 定时器引脚及功能如图2 及表1 所示。 图2 NE555P 定时器引脚 表1 NE555P 定时器引脚功能 引脚 名称 功能 1 GND 接地，作为低电平 2 Trigger 当此引脚电压降至1/3Vcc 时输出高电平 3 Output 输出高电平或低电平 4 Reset 当此引脚接高电平时定时器工作，当此引脚接地时 芯片复位，输出低电平 5 ControlVoltage 控制芯片阈值 6 Threshold 当此引脚电压升至2/3Vcc 时输出低电平 7 Discharge 内接OC 门，用于给电容放电