工学电路基础与集成电子技术122集成ttl门和cmos门.pptxVIP

12.2 标准TTL与非门12.2.1 TTL与非门12.2.2 集电极开路门和三态门 12.2.3 CMOS逻辑门第12章 集成逻辑门电路2010.03 在数字系统中应用大量的逻辑门电路。采用分立元件焊接成门电路，因有许多缺点,已不采用。集成门电路是通过特殊工艺方法将所有电路元件制造在一个很小的硅片上，其优点是体积小、重量轻、功耗小、成本低、使用起来焊点少、可靠性提高。目前使用比较多的有 1. CT74/54TTL ，（Transistor Transistor Logic ）晶体管晶体管系列逻辑电路。CT74/54TTL系列也称TTL标准系列，第一个字母C代表中国；T代表TTL；74代表标准TTL民用系列；54代表标准TTL军用系列。 2. CT74LS/54LSTTL ，（Low power Schottky Transistor Transistor Logic）低功耗肖特基系列逻辑电路。 3. CC4 - - -，标准CMOS逻辑电路。 4. CC74HC/54HC ，高速CMOS逻辑电路。第12章 集成逻辑门电路2010.03 以CT7400为例讲解。CT7400是一个与非门，在一个封装内有四个相同的与非门。其外形如图所示。正视图绝大多数左上角Vcc141312111098 缺口标记绝大多数右下角GND引线排列从左下角 开始,逆时针计算1234567第12章 集成逻辑门电路2010.0312.2.1 TTL与非门 12.2.1.1 TTL与非门的电路结构 TTL与非门的电路如图所示 。该电路由三个部分组成。 1.输入部分的VT1、R1为与门。 2.中间放大级由VT2、R2 、 R3组成。 3.输出级为反相器，由VT3、 VD4、 VT5、 R4组成。 TTL是指输入级是晶体管，输出级是晶体管构成的逻辑电路。 第12章 集成逻辑门电路2010.03 12.2.1.2 TTL与非门的逻辑功能 以CT7400为例讲解。CT7400是一个与非门，由上节可知当它的全部输入端是高电平时，输出为低电平，这一状态也称为开态；输入端有低电平输入时，输出为高电平，这一状态也称为关态。下面将分别讨论这两个状态。1. 输入有低电平时，输出为高电平(关态) （输入有“0”，输出为“1”）2. 输入全为高电平时，输出为低电平(开态) （输入全“1”，输出为“0”）第12章 集成逻辑门电路2010.031. 输入有低电平，输出为高电平(关态) 该电位不足以使VT2及VT5导通，因此VT2及VT5截止。1VVT2截止，VCC经R2有电流向VT3的基极流去，使VT3饱和，于是可以列出如下方程式0.3VIiL第12章 集成逻辑门电路2010.03 TTL逻辑门输入有“0”，输出为“1”，即VT5截止，上拉部分饱和导通的状态称为关态。 TTL逻辑门在关态时，输入端有低电平输入电流IIL流出，该电流根据不同的子系列数值有所不同，大约在1mA左右。 输出高电平时，可以有电流从输出端流出，这个电流称为高电平输出电流IOH ，也称拉电流。 拉电流IOH第12章 集成逻辑门电路2010.032. 输入全部为高电平，输出为低电平(开态) 因所有的输入端A=B=H=1，VT1管的两个发射结都反偏，于是VCC通过R1、VT1集电结向VT2提供基流 IB2。只要电路参数设计正确，VT2可饱和，VT2将IB2放大后可驱动VT5饱和。2.1V1V灌电流 IOL1.4V0.7V 与此同时，因为UC2 = UE2+UCES2≈0.7+0.3=1V，所以1V不可能同时打开两个串联的PN结，即VT3的发射结和VD4，故VT3和VD4截止，所以UOL = UCES5?0.3V 。 所以VCC不会经R4向VT5灌入电流，VT5的集电极电流只可能由外电路提供，并流入VT5，这个电流称为输出低电平电流IOL，也称灌电流。第12章 集成逻辑门电路2010.03 对应所有输入端为高电平，输出为低电平的状态称为开态，即VT5饱和导通的状态。 通过对开态和关态的分析，可以确定CT7400型TTL逻辑门具有输入全“1”，输出为“0”；输入有“0”，输出为“1”的与非逻辑关系，因而它是与非门。并且它的输出级只有开态和关态两种稳定工作状态。第12章 集成逻辑门电路2010.03 12.2.1.3 TTL与非门的应用 与非门的应用十分广泛，除了用于与非运算外，与非门（含与门）还可以用于许多简单的控制电路中。 第12章 集成逻辑门电路2010.0312.2.2 集电极开路门和三态门 12.2.2.1 集电极开路门（OC） OC门电路如图所示 。该电路与标准结构的与非门基本相同，仅输出级与标准输出级不同，没有上拉部分。 为此在使用时，在T