CPLD应用技术实用项目五.pptVIP

2、八路抢答器的74175锁存电路图 加入译码器7447的完整电路如图所示 有选手抢答时，得到一个上升沿脉冲 八路抢答器整机电路一的仿真波形图如下 项目五 原理图输入法综合设计八路抢答器 任务一 编码器和译码器电路的设计和仿真 学习并熟练掌握MAX+PLUS II 10.2 CPLD的原理图法开发流程。 学习在MAX+PLUS II 10.2下设计复杂时序电路与功能仿真的方法。 掌握MAX+PLUS II 10.2提供的编码器和译码器宏模块的应用。 任务目标 任务目的 任务要求 知识点 难点指导 必做题 任务要求 　　利用原理图输入方式，利用宏模块设计译码器电路 。经MAX+PLUS II 开发软件综合、编译和仿真，通过下载电缆下载到EDA实验开发系统上的可编程逻辑器件上，利用实验开发系统上的按键模拟与译码器电路的输入端，利用数码管L1模拟与译码器电路的输出。最后，通过硬件测试，验证设计的正确性。 任务原理 利用74161做00~59计数器时，用的是实验板上的L4~L7（共阳极接法）。 本任务以共阴极接法的数码管静态显示为例介绍其功能和设计方法。 dp(h) g f e d c b a 1 1 1 1 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 1 1 0 1 0 1 1 1 1 0 0 1 0 dp(h) g f e d c b a 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 7449译码器的真值表如下表所示。 1、用原理图方法画出译码器电路。 （7449）BCD码-7段译码 K1 K2 K3 K4 a b c d e f g BCD按钮输入端 接数码管管脚 （7449）BCD码-7段译码的显示接口示意图 做与学1 2、MAX+PLUS II波形仿真。（选做） 3、硬件测试及测试结果分析。（直接观察硬件现象即可） 4、课后完成实验报告。 由利用MAX+PLUS II 10.2提供的选择器宏模块7449进行译码器的设计，如图1所示 ： 图1 7449译码器原理图 实验小结： 1、7449的译码显示直接由其真值表决定。 2、用程序设计数码管的译码显示接口和硬件译码显示接口的显示效果是一样的。 这里的BCD码采用手动输入，能否利用学过的计数器宏模块设计电路自动输入BCD码？ 7448 BCD码-7段译码器宏模块真值表 做与学2 参考电路： 7448译码原理图的波形仿真图 7447BCD码-7段译码器宏模块真值表 做与学3 参考电路： 7447译码原理图的波形仿真图 扩展学习： Q3~Q0分别分配管脚号为：18~15 可以用4位二进制加法计数器，同步读出，同步清零74162设计0～9的计数器，用数码管L1进行输出显示。从74162的真值表知道它的模是9。 设计的完整电路— 7449 设计的完整电路— 7448 设计的完整电路— 7447 优先编码器74147的真值表 做与学4 输入 输出? ?1N 2N 3N 4N 5N 6N 7N 8N 9N DN CN BN AN ? H X X X X X X X X L H X X X X X X X L H H X X X X X X L H H H X X X X X L H H H H X X X X L H H H H H X X X L H H H H H H X X L H H H H H H H X L H H H H H H H H L H H H H H H H H H L L H H H H H H H H H H L L L L H H H H H H L L H H L L H H L H L H L H L H L 编码—译码电路原理图 课后任务：完成本次课的实训任务书 任务小结： 1、MAX+PLUS II 10.2提供的宏模块设计电路的方法。 2、软件仿真和硬件测试结果分析方法。 译码器原理 编码——译码综合应用 下载到实验板如何完成硬件测试 知 识 点 难点指导 根据译码器宏模块