第章主存储器与存储系统.pptVIP

第6章 主存储器与存储系统;本章主要内容：;6.1 存储器分类6.2 主存储器的主要技术指标 6.3 读写存储器 6.4 非易失性半导体存储器6.5 主存储器组成 6.6 相联存储器 6.7 存储系统与并行存储器 6.8 高速缓冲器Cache6.9 虚拟存储器原理;6.1 存储器分类;6.2 主存储器的主要技术指标;6.3 读写存储器;2．静态RAM的结构 3．静态RAM芯片实例——Intel 2114 4．由2114 SRAM构成规定容量的存储器 ;6.3.2 动态RAM;;6.4 非易失性半导体存储器;6.4.2 可编程只读存储器（PROM）;6.4.3 可擦除可编程只读存储器EPROM）;2．典型EPROM芯片的介绍 按上述原理及工艺制造的EPROM芯片 常用的有27系列，如2708（1K8）、2716 （2K8）、2764（8K8）、27128（16K8） 和27512（64K8）等 ;6.4.4 电可擦除可编程只读存储器（E2PROM）;2．E2PROM芯片介绍 ;6.4.5 快速擦写存储器（Flash Memory）;6.4.6 几种新型存储器;5．虚拟通道存储器（Virtual Channel Memory，VCM） 6．快速循环动态存储器（Fast Cycle RAM，FCRAM） 7．扩展数据输出动态存储器（Extended Data Out DRAM，EDO DRAM） ;6.5 主存储器组成;例如，使用Intel 2114（1K×4）芯片扩展成为 1K×8容量的存储器。根据要求可以选用2片 2114，按如图6-12所示连接。 ;6.5.2 字扩展;例如，使用Intel 2114（1K×4）芯片扩展成为 4K×4容量的存储器。根据要求可以选用4片 2114，按如图6-13所示连接。 ;6.5.3 字位扩展; 字位扩展的一般方法： （1）选择芯片先进行位扩展，扩展成“组”，使得 “组”的字长达到要求的字长； （2）再用“组”进行字扩展，按照字扩展的方法将 字数增加到目标字数。 举例见例6-2。;6.6 相联存储器;6.7 存储系统与并行存储器;以由两个存储器构成的存储系统为例： 1．存储容量S 2．位价格C 整个存储系统的平均位价格可以这样来计算： ;3．访问周期T 其中，H表示命中率，在程序执行过程中对M1存 储器的访问次数为N1（N2同理），T表示整个系统的 访问周期。 ;6.7.2 增加存储器的数据宽度;6.7.3 多体交叉存储技术;6.7.4 一种无冲突访问的存储器;? ;6.8 高速缓冲器Cache;2．Cache的基本结构;3．Cache的读写过程 （1）写直达法（write-through） （2）回写法（write-back） 将CPU要写的信息暂时只写入Cache，并用 标志将该块加以注明，直到该块从Cache中替换 出去时才一次写回内存。 ;6.8.2 Cache的地址映像与地址变换;图6-28 直接映像方式 ;图6-29 直接映像地址变换 ;2．全相联映像及地址变换 全相联映像方式是主存中的任意一块可以映像 到Cache中任意的块位置上。如果Cache的块数 为Cb，主存的块数为Mb，则主存和Cache块之 间的映像关系共有Cb×Mb种。 ;图6-31 全相联映像方式;图6-32 全相联映像方式的地址变换 ;3．组相联映像及地址变换 组相联映像方式把主存按Cache的容量分区， 主存中的各区和Cache在按同样大小划分成数量 相等的组，组内再划分成块，主存的组到Cache 的组之间采用直接映像方式，对应组内各块之间 采用全相联映像方式。 ;;图6-34 组相联映像方式的地址变换 ;6.8.3 替换算法 ;1.随机（RAND）算法 该算法完全不管Cache块的过去、现在及将来的 使用情况，而是简单地根据一个随机数，选择一块 替换掉。 2.先进先出（FIFO）算法 该算法的思想是按调入Cache的先后决定替换的 顺序，即在需要替换时，将最先进入Cache的块作 为被替换的块。 ;3.近期使用最少（LRU）算法 该算法是根据块的使用状况将CPU近期最少使用 的块作为被替换的块。 4.最优化（OPT）算法 OPT算法是一种以将来使用最少作为替换的目标 的一种算法。 ;6.8.4 Cache的加速比;6.9 虚拟存储器原理;6.9.2 地址映像与变换; 1．页式虚拟存储器 页式虚拟存