原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
7.2 计划实施 07_Embed_25.jpg 7.2 计划实施 图7-5 I2C总线几个典型时序 7.2 计划实施 07_Embed_27.jpg 1)起始信号(S)，如图7-5a所示。 2)终止信号(P)，如图7-5b所示。 7.2 计划实施 07_Embed_28.jpg 3)应答信号，如图7-5c和图7-5d所示。 7.2 计划实施 07_Embed_29.jpg ① 发送应答信号TACK。 7.2 计划实施 07_Embed_30.jpg ② 发送应答非信号TNACK。 7.2 计划实施 07_Embed_31.jpg ③ 检测应答信号RACK。 7.2 计划实施 07_Embed_32.jpg 4)另外，在图7-3时序中其他部分都是8位数据传送，数据传送时高位在前，低位在后。 7.2 计划实施 ① 写字节WBYTE(将A中数据写出) 7.2 计划实施 07_Embed_33.jpg ② 读字节RBYTE(将数据读入A中)。 7.2 计划实施 07_Embed_34.jpg (小提示： 7.2.2 AT24C02读/写程序设计 学习任务7 串行存储器AT24C02接口电路设计 学习任务7 串行存储器AT24C02接口电路设计 学习任务描述 教学导航 7.1 学习准备 7.2 计划实施 7.3 评价反馈 7.4 知识拓展 PCF8563时钟芯片 学习任务描述 07_Embed_1.jpg 教学导航 07_Embed_2.jpg 教学导航 表格 7.1 学习准备 7.1.1 I2C总线 1.I2C总线 7.1 学习准备 图7-1 I2C总线系统结构 图7-2 I2C总线从器件地址格式 7.1 学习准备 07_Embed_5.jpg 7.1 学习准备 07_Embed_6.jpg 7.1 学习准备 07_Embed_7.jpg 7.1 学习准备 表7-1 常用I2C器件地址 7.1 学习准备 2.I2C总线时序 7.1 学习准备 图7-3 I2C总线数据传送时序图 7.1 学习准备 07_Embed_21.jpg 7.1 学习准备 07_Embed_22.jpg 7.1 学习准备 07_Embed_23.jpg 1)起始信号(S)。 (2)终止信号(P)：在SCL高电平期间，SDA由低到高变化，结束一次数据传送过程。 7.1 学习准备 3)应答信号(A)：应答信号有两个，一个是在第9个时钟脉冲高电平期间，SDA是低电平，应答信号；另一个是在第9个时钟脉冲高电平期间，SDA是高电平，应答非信号。 7.1.2 AT24C××系列E2PROM芯片 AT24Cxx系列存储器是ATMEL公司出品的高集成度串行E2PROM内存，提供的接口是I2C接口。AT24Cxx系列有两种封装，一种是DIP封装，另一种是SOC封装；共有11种型号，分别是AT24C01A/02/04/08/16/32/64/128/256/512/1024。 7.1 学习准备 07_Embed_24.jpg (小提示： 1)其他的串行总线有SPI总线、One-Wire总线(单总线)等。 7.1 学习准备 2)串行接口芯片是单片机应用系统的一个发展趋势，使用串行接口芯片可以节约单片机的口资源，简化单片机外围电路。 7.2 计划实施 7.2.1 I2C总线时序软件包设计 跟我做1——由时序设计程序
文档评论（0）