单片机原理及接口技术第2章 MCS-51系列单片机系统结构.ppt

三、MCS-51的时序和工作方式 单字节单周期指令 对于单字节单周期的指令，第一次ALE 信号时取指，第二次ALE信号时仍取指，但此次所取数据丢弃不用，到一个机器周期结束时，指令执行完毕。 第二次读取数据无效，且PC值不改变，这种现象称作假读 三、MCS-51的时序和工作方式 双字节单周期指令 双字节单周期指令，在两次ALE信号时分别读入指令的两个字节，机器周期结束时指令执行完毕。 三、MCS-51的时序和工作方式 单字节双周期指令 单字节双周期指令，除第一次ALE信号读入数据有用外，其余三次皆为假读。 三、MCS-51的时序和工作方式 双字节双周期指令 双字节双周期指令，前两次ALE信号读取有用数据，后两次为假读。 四、并行输入/输出口 并行输入/输出口是CPU和外部设备进行信息交换的主要通道。 8051内部有4个8位并行I/O接口：P0、P1、P2、P3。 通过并行I/O口，单片机可以外接键盘、显示器等外围设备，可以进行系统扩展，以解决硬件资源不足等问题。 四、并行输入/输出口 8051的4个并行口都是双向口，可以输入或者输出。 P0、P2口常作为外部扩展存储器时的数据线、地址线，P3口除作I/O口外，每一引脚都有第二功能。 四、并行输入/输出口 Ｐ0口 Ｐ0口可作通用I/O口，可在寻址外部扩展存储器时分时用作地址／数据总线。其一位结构图包括1个输入锁存器，2个读缓冲器，1个多路开关，输出驱动电路，多条控制线等。 1. 作为I/O口使用 2. 作为数据/地址线使用 四、并行输入/输出口 Ｐ0口-作为I/O口使用 作I/O口使用时，控制信号线为低电平，多路开关MUX接通锁存器反相输出端，V1截止，输出极为漏极开路电路，应外接上拉电阻。 1.输出 输出时，内部总线上的数据在写信号控制下，先写入锁存器，经反相端反相，再经V2管反相，立即反映到外部引脚。 读引脚 读锁存器 四、并行输入/输出口 Ｐ0口-作为I/O口使用 作I/O口使用时，控制信号线为低电平，多路开关MUX接通锁存器反相输出端，V1截止，输出极为漏极开路电路，应外接上拉电阻。 作为I/O口使用，P0后可以输入或输出信息。 四、并行输入/输出口 输出 输出时，内部总线上的数据在写信号控制下，先写入锁存器，经反相端反相，再经V2管反相，立即反映到外部引脚。 输入——读引脚、读锁存器 四、并行输入/输出口 输入——读引脚 读引脚：输入时，应先向锁存器写1，令V1、V2管截止。读引脚信号打开三态缓冲门，外部引脚信号经输入缓冲器送到内部数据总线。 若不向锁存器写1，当锁存器输出状态为0时，V2管导通，引脚电平嵌位在0状态，无法读入外部的高电平信号。 四、并行输入/输出口 输入——读锁存器 读锁存器：当向某端口引脚写入1电平，受外部电路的影响，该引脚电平被拉低为0电平，此时若读入引脚，会读入错误的低电平信号。这时，应读锁存器。 四、并行输入/输出口 输入——读锁存器 例如：ANL P1.0 ,A 指令，先读入P1.0锁存器的内容，与A相与后，再写入P1.0锁存器，此类指令称作读-改-写指令。 读-改-写指令：逻辑运算，置位/清零，条件转移等将I/O口作为目的操作数的指令。 四、并行输入/输出口 Ｐ0口-作为数据/地址线使用 控制信号为高电平时，与门打开，MUX开关接通地址/数据线，此时P0口作外部扩展存储器时的数据/地址总线。 此时，输出驱动电路和外部引脚与内部的锁存器已完全断开，场效应管V1、V2构成推拉式的输出电路。 在数据/地址线信号作用下，V1、V2 管交替导通与截止，将数据反映到外部引脚。 外部数据输入时，经下方的三态缓冲器进入到内部总线。 四、并行输入/输出口 Ｐ1口 P1口是最常用的I/O口，输入/输出数据时与P0口作I/O时相似。 输出：输出数据时，先写入锁存器，经端反相，再经场效应管反相输出到引脚