61-4-34.3基本时序电路描述.pptVIP

杭州电子科技大学 EDA技术 杭州电子科技大学 EDA技术 杭州电子科技大学 EDA技术 * 4.3 基本时序电路描述 移位寄存器 计数器 模可控计数器 第四章 基本时序电路描述 杭州电子科技大学 EDA技术 * 移位寄存器(1) 可以用来寄存数据与代码，还可以用来实现数据的串行—并行转换、数值的运算以及数据的处理。 是计算机的主要部件之一。 数据可以在时钟脉冲作用下一次逐位右移或左移。 4.3 基本时序电路描述 杭州电子科技大学 EDA技术 * 移位寄存器(2) 右移寄存器 Q3 Q2 FF2 D FF3 D FF1 D Q1 R0 FF0 D Q0 Ri Q0 Q1 Q2 Q3 RD清0 4.3 基本时序电路描述 杭州电子科技大学 EDA技术 * 移位寄存器设计 含同步预置功能的移位寄存器 4.3 基本时序电路描述 module SHFT1(CLK,LOAD,DIN,QB); //右移移位寄存器 output QB; input CLK,LOAD; input [7:0] DIN; reg [7:0] REG8; always @(posedge CLK) begin if (LOAD) REG8 = DIN ; else REG8[6:0] = REG[7:1] ; end assign QB = REG[8] ; //always过程块与assign语句并行执行 endmodule 杭州电子科技大学 EDA技术 * 模式可控的移位寄存器 4.3 基本时序电路描述 module SHFT2(CLK,C0,MD,D,QB,CN); output CN; output [7:0] QB; //进位输出和移位数据输出 input CLK,C0; //时钟和进位输入 input [7:0] D; input [2:0] MD; //待加载的数据输入和移位模式控制字 reg [7:0] REG; reg CY ; always @(posedge CLK) begin case (MD) 1:begin REG[0]=C0;REG[7:1]=REG[6:0]; CY=REG[7]; end //带进位循环左移 2:begin REG[0]=REG[7];REG[7:1]=REG[6:0]; end //自循环左移 3:begin REG[7]=REG[0];REG[6:0]=REG[7:1]; end //自循环右移 4:begin REG[7]=C0;REG[6:0]=REG[7:1]; CY=REG[0];end //带进位循环右移 5:begin REG=D ; end //加载待移数 default : begin REG = REG ; CY = CY ; end endcase end assign QB = REG ; assign CN = CY; //移位后输出 endmodule 杭州电子科技大学 EDA技术 * 应用移位操作符 Vn 与 Vn 表示将变量V中的数据右/左移n 位，移出的位用0填补。 4.3 基本时序电路描述 module SHFT4( DIN,CLK,RST,DOUT); input CLK,DIN,RST; output DOUT; reg [3:0] SHFT; always@(posedge CLK or posedge RST) if(RST) SHFT = 4’B0 ; else begin SHFT[3]=DIN; SHFT[2:0]=SHFT[3:1]; end assign DOUT = SHFT[0] ; endmodule module SHFT4( DIN,CLK,RST,DOUT); input CLK,DIN,RST; output DOUT; reg [3:0] SHFT; always@(posedge CLK or posedge RST) if(RST) SHFT = 4’B0 ; else begin