南京林业大学数字电路考试试卷.docVIP

下载本文档

1
0
约小于1千字
约 3页
2020-02-22 发布于云南
举报
版权申诉

南京林业大学数字电路考试试卷.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基本逻辑运算有与，或，非三种。描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。一只输入端或非门，使其输出为1的输入变量取值组合只有1种。半加器电路具有2个输入和2个输出，全加器有3个输入2个输出。时间逻辑电路中根据电路中各个能发器有无统一的时钟信号控制，可将其分为同步时序逻辑电路和异步时序逻辑电路。三态门有高电平，低电平和高阻态三个状态。触发器是对时钟脉冲边沿敏感的电路锁存器是对时钟脉冲电平敏感的电路。逻辑函数可以用真值表，逻辑表达式，逻辑图，卡诺图，波形图五种方式表达。几个变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0，全体最小项之和为0。（197）D=(000110010111)8421=(010011001010)余三码（254.25）O=01）B=（376.2）D=（FE4）H 6.2.5 分析图题6.2.5所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程组，画出状态表和状态图。解：由图题6.2.5所示电路可写出各触发器的激励方程为该电路的状态方程组为输出方程为根据状态方程组和输出方程列出该电路的状态表，如表题解6.2.5所示，状态图如图题解6.2.5所示。用卡诺图化简约束条件的逻辑函数:Y(A, B, C, D)=∑m(0, 2, 4, 6, 9, 13)+∑d(3, 5, 7, 11, 15). Y=AD+AD 写出下图中逻辑图的真值表 Y=AB+AC 00 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次态现态计数脉冲CP的顺序