AT89C51课程设计单片机_抢答器.docVIP

. . . . 抢答器设计 内容提要： 电子智能抢答计分器在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。如果在抢答中，靠视觉是很难判断出哪组先答题。利用单片机系统来设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本设计使用AT89C51单片机来设计智能抢答器，组数可以在八组以内任意使用。并且具有倒计时和时间设置及报警功能。利用AT89C51单片机对信号进行锁存、显示等功能。分别从硬件和软件两方面阐述了该控制系统的设计方法,并经过调试和运行使该系统达到预期目标,具有反应快、功能齐全、实用性强的特点。 系统总体方案设计 数码管及上拉电阻AT89C 数码管及上拉电阻 AT89C51 复位电路 抢答器计时时间调整及语音报警 独立式按键键盘 图1-1 系统框架图 抢答器的工作原理 抢答器的工作原理是利用单片机的定时器T0、T1中断完成,其余状态循环调用显示子程序,用4个共阴极LED数码管来显示，用P0口作为数码管的八个段选，用P2口中的P2.0、P2.1、P2.2、作为4个数码管其中3个位选，P1口接4个按键，提供选手抢答，P3.0-P3.5四个接四个按键，提供开始、结束、答题时间调整、抢答时间调整，加1、减1调整之用。 抢答功能： 通过四路按键配合程序来实现抢答功能。当主持人按下抢答键开始抢答后，此时任一路按下按钮均闭锁其它各路，由程序对键盘译码并显示最先按下抢答键的路数及其当前时间。 抢答限时： 主持人按下抢答键后，设置5秒为抢答时间(此时间可在1-99秒之间修改)。若5秒内无人抢答，倒计时为0时发出报警，说明该抢答题目作废。此时闭锁所有抢答按键，只有当主持人再次按下抢答键开始下一次抢答方可抢答。 答题限时： 当选手按下按钮时，启动倒计时(此倒计时时间可在1～99秒之间修改)，倒计时为0时发出报警，说明答题时间到。 系统硬件设计 1、控制系统及所需元件 芯片的选择 抢答器电路的核心是89C51单片机，其内部带有4KB的FLASH ROM，无需外扩程序存储器；抢答器没有大量的运算和暂存数据现有的128B篇内RAM已经能满足容量需求，故不需外扩片外RAM，系统配有8位8段数码显示管，管采用共阴数码管，作为时钟的显示输出。 控制系统主要由单片机应用电路、存储器、接口电路、显示接口电路组成；其中单片机采用的是AT89C51单片机使系统工作的核心，它主要负责控制各个部分协调工作。 所需元件：该系统的核心器件是AT89C51，其外部接上复位电路、上拉电阻、数码管、按钮及扬声器。元件为：晶体振荡管X1，电容C1、C2、C3，电阻RP1，P3.0和P3.1有裁判控制分别是抢答停止和开始键；P1.0-P1.7是8组抢答的输入口；P2.0-P2.3口为数码管的段选口；位选口用的是P0.0-P0.6口输出，外部中断0、1和P3.3,P3/4为抢答记时调整口，实现的对个队进行计时，并且加减调整，外部中断0，1实现了答题时间调整。P3.4、P3.5分别实现了时间的加一和减一；P3.6为蜂鸣器控制口。 智能抢答器用单片机来设计制作完成，由于其功能的实现主要通过软件编程来完成，采用单片机AT89C51，它是低功耗、高性能的CMOS型8位单片机。片内带有4KB的Flash存储器，并允许在系统内改写或用编程器编程。该智力竞赛抢答器的准确度很高，其误差主要由晶振自身的误差所造成。 AT89C51单片机由微处理器，存储器，I/O口以及特殊功能寄存器SFR等部分构成。其存储器在物理上设计成程序存储器和数据存储器两个独立的空间，片内程序存储器的容量为4KB，片内数据存储器为128个字节。89C51单片机有4个8位的并行I/O口：P0口，P1口，P2口和P3口。各个接口均由接口锁存器，输出驱动器和输入缓冲器组成。P1口是唯一的但功能口，仅能用作通用的数据输入/输出口。P3口是双功能口除了具有数据输入/输出功能外，每条接口还具有不同的第二功能，如P3.0是串行输入口线，P3.1口是串行输出口线。在需要外部程序存储存储器和数据存储器扩展时，P0可作为分时复用的低8位地址/数据总线，P2口可作为高8位的地址总线。P3口也可作为AT89C51 复位电路的设计 图2-1 复位电路原理图 该复位电路采用上电自动复位和手动复位两种复位方式，图中网络标号所指9连接到单片机的复位引脚。要实现复位只需在，51系列单片机的RESET引脚上加上5ms的高电平就可以了。上电复位是利用电容的充电来实现的，即上电瞬间RESET端的电位与Vcc相同，随着电容上储能增加，电容电压也逐渐增大，充电电流减小，RESET端的电位。这样就会建立一个脉