uart16550IP核的设计与FPGA的实现.docx

兰州大学本科生毕业论文[键入文字]uart16550IP核的设计与FPGA的实现 i [键入文字][ 兰州大学本科生毕业论文 UART16550IP核的设计与FPGA的实现 3 兰州大学本科生毕业论文[键入文字]uart16550IP核的设计与FPGA的实现 PAGE 2 uart16550IP核的设计与FPGA的实现 串行通信在数字信息系统以及控制系统中得到了广泛的应用。针对传统UART8250和UART16450传输速率低、稳定性相对较差,满足不了PC机通信速率的状况，介绍了高速异步串口UART16550的工作原理与设计实现，并且给出在现场可编程门阵列FPGA上的实现与验证仿真。这项设计对于片上系统之间以及与PC机之间的串行数据传输有了很大程度的改善。 关键词：UART16550，串口通信，FIFO，FPGA。 第一章 绪论 1.1 引言 自第三次科技革命以来计算机技术飞速发展，计算机网络技术和数字通信技术的日益普及。由电子工业协会所制定的异步传输标准接口RS-232（ANSI/EIA-232标准）成为IBM-PC及其兼容机上的串行连接标准。RS-232串行通信接口被内置到许多计算机系统中作为外围设备接口，如鼠标、打印机或者Modem，同时也可以连接工业仪器仪表。基于RS-232串行通讯标准，异步串行通信IP核在连接嵌入式系统和SOC系统中不可或缺。 UART是用于实现CPU与串行设备通信的芯片。其将从外部传输来的串行数据去除起始位、停止位和校验位转化为字节使供内部并行器件使用，如处理由键盘或鼠标发出的中断信号。反过来内部待发送的数据通过加入起始位、校验位和停止位并进行串并行转换也可以向外发送数据。通过UART我们可以实现计算机内部与外部串行设备的同步管理问题。常见的UART有INS8250和PC16450，PC16650，PC16750而在这里我们要介绍的16550优势在于它可以在计算机需要处理数据前在其FIFO内存储16字节数据，减少数据发送的次数，从而更有效的利用CPU，从而提高系统的整体性能。 随着FPGA技术的迅速发展和广泛应用，我们常需要将FPGA与其他数字系统进行串行通信。专用的UART集成电路如8250、8251等既要考虑异步收发功能又要兼容RS-232C接口等设计过于繁琐。而实际中我们往往只是用UART的一些基本功能，在这里我们通过将所需的UART功能集成到FPGA内部，实现FPGA与其他数字系统的直接通信，从而简化整个系统电路，使系统更为灵活紧凑，性能也更加稳定。 本实验基于通用FPGA开发软件quatus ii 9.0实现UART16550的模块化编程和波形仿真。 Verilog HDL语言最初是于1983年由Gateway Design Automation公司(后被Cadence收购)为其模拟器产品开发的硬件建模语言，后成为IEEE的标准语言。能形象化地抽象表示电路的行为和结构，支持硬件的设计、验证、综合和测试。在此我们采用Verilog HDL语言来进行设计。  1.2历史 在计算机出现之前就已经存在早期的串口设备（工控测量设备，电传打字机等），为了连接这些串口EIA制定了RS232标准，采用DB25接插件，支持同步和异步串口。设计的 D型接口有效的防止插反带来的不便。这一标准化带来了许多便利。 随着计算机的出现，大型的生产商更倾向于新的体积小、成本低的DB9。DB9是通过去除DB25中未使用的和支持同步模式的引脚得来。但最初情况很混乱，因为DB9只定义了信号却没有定义信号和引脚的关系，制造厂商只能自行定义。随着IBM的计算机成为工业标准，DB9逐渐统一于IBM的定义上。 随着计算机的普及，许多非RS232的串口也要接入PC端。但给每一个新出现的串口增加一个新的I/O口也不现实。因此将 RS232串口和非RS232串口都通过RS232口接入的UART产生。 1981年，IBMPC主板上主要使用8250UART与外围设备通信。几年后，出现了16450UART，其速度有明显加快。但是 PC机的中断和软件响应时间仍然明显不足。因此，出现了一种解决办法就是在UART中增加硬件缓存，其代表性产品就是16550。其内部增加了2个16字节的FIFO。后来随着FIFO字节的增加出现了32字节FIFO的16C650和64字节FIFO的16C750。 现如今我们主要使用的仍然是UART16550。  1.3串行并行、异步同步 串行是只有一根数据线，每当一个时钟脉冲到来只能发送一位数据。并行有多个数据线，在每个时钟脉冲下可以发送多个数据位（n位并行口就可以发送n位）。现如今主流是串行，因为在高速状态下，并行口的数据线之间串扰，而且