数字钟VHDL程序文件.docVIP

大连理工大学本科实验报告 题目:数字钟的VHDL设计 课程名称： 数字电路课程设计 学院（系）： 电子信息与电气工程学部 专 业： 电子信息工程 班 级： 学生姓名： 学 号： 完成日期： 成 绩： 2013 年 12 月 15 日 数字钟的VHDL设计 1. 设计任务及要求： 设计任务：设计一台能显示时、分、秒的数字钟。具体要求如下： （1）设计一个数字钟，能够显示当前时间，分别用6个数码管显示小时、分钟、秒钟的时间，秒针的计数频率为1Hz，可由系统脉冲分频得到。 （2）在整点进行提示，可通过LED闪烁实现，闪烁频率及花型可自己设计。 （3）能够调整小时和分钟的时间，调整的形式为通过按键进行累加。 （4）具有闹钟功能，闹钟时间可以任意设定（设定的形式同样为通过按键累加），并且在设定的时间能够进行提示，提示同样可以由LED闪烁实现 设计要求： 编写设计报告，要求包括方案选择、程序代码清单、调试过程、测试结果及心得体会。 2. 设计原理 时显示器秒显示器分显示器 时显示器 秒显示器 分显示器 时译码器秒译码器分译码器 时译码器 秒译码器 分译