数字逻辑设计第6章(6).pptVIP

4.35 An XOR gate 4.55 a 3-bit comparator 4.38 realize a inverter? 4.54 OR-XOR circuit NOR-XOR circuit P2P1P0 Q2Q1Q0 4.61 complete the timing diagram 4.19 find all the static hazards and design a hazard-free circuit. (g) Static-0 hazards or static-1 hazards？ OR-AND circuit or AND-OR circuit？ 1) the logic equation? 2）all of the static hazards. 第6章 设计实践 常用的中规模集成电路（MSI） 编码器、译码器、多路复用器、奇偶校验电路、 比较器、加法器、三态器件 掌握基本功能，级联的方法 综合应用：利用基本MSI器件作为基本单元设计更复杂的组合逻辑电路 文档标准和电路定时（了解） a.Write the truth table of F and G。 b.Write the canonical sum and product of F. Example 6.43 show how to build all four of the following functions using one SSI package (four 2-input gates) and one 74x138. SSI package：P.361 Fig.6-18 Example 6.20 (c) Example (e) (f) 例：利用74x138和与非门设计一位全减器；写出各输出函数的最小项之和表达式，画出电路连接图。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 0 0 0 0 0 BO D BIN Y X 全减器真值表 Example 例 设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系： 当3?X ?6时，Z=X+1; 当X 3时，Z=0; 当X 6时，Z=3。 用一片3—8译码器74138和少量门实现该电路。 Example 6.41 design a customized decoder 利用MSI和SSI部件，设计专用译码器，其功能表如下表所示，在你的设计中要使IC组件的数目最少。 输入：A2、A1、A0，使能信号CS_L 输出：8位 Example … … … input：8421BCD code output：1-out-of-10 code Y0 Y9 I0 I1 I2 I3 多余的6个状态如何处理？ 输出均无效：拒绝“翻译” 作为任意项处理 ——电路内部结构简单 节省多少个与门输入端？ 6.38 Suppose that you are asked to design a new component, a decimal decoder that is optimized for applications in which only decimal input combinations are expected to occur. How can the cost of such a decoder be minimized compared to one that is simply a 4-to-16 decoder with six outputs removed? Write the logic equations for all ten outputs of the minimized decoder, assuming active-high inputs and outputs and no enable inputs. Minimal cost Minimal risk 二-十进制译码器 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0