原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于 FPGA 的流水灯 verilog 程序
`define cnt 17d7840 //cnt 是计数量此处计时 0.5s。我调试的板子晶振频
率是 50MHZ。32’h17d7840 就是 0.5s 。这个十六 进制的数值你可以用电脑自带的计数器转换的。
`define cnt_n 17d7841 //cnt 值加一，用于下边的计数寄存器 led_cnt 的复 位
module led_new (clk,rest,led);
input clk;
input rest;
output [7:0]led;
reg [7:0]led;
reg [7:0]led_n;
reg [31:0] led_cnt;
always@(posedge clk or negedge rest)
begin
if(!rest) led=8h80;
else led=led_n;
end
always@(*)
begin
if(!rest) led_n=8h00;
else if(led_cnt==32h`cnt) led_n={led[6:0],led[7]};
else led_n=led;
end
always@(posedge clk or negedge rest)
begin
if(!rest) led_cnt=32h0;
else if(led_cnt==32h`cnt_n) led_cnt=32h0;
else led_cnt=led_cnt+1b1;
end
endmodule
十进制数转换成十六进制的操作：
先在电脑的开始》附件》计数器；打开计数器，点击“科学型”，窗口右边的键 盘输入你想要的计数值，然后再点十六进制就行了
QUARTUS II 里面的引脚绑定
其中 clk 是芯片内部时钟，仔细观察板子，观察晶振连进板子的那个引脚就是 时钟引脚了。我板子上边标示的是 clk0/17。
注意：把程序复制进去的时候请把那些注释删掉，因为我写那些注释只是在 WORD 文档写而已的。格式不对
文档评论（0）