《数字电子技术》第3章集成逻辑门电路.ppt

图3.4.6 CMOS与或非门电路 2. CMOS与或非门电路 当输入A、B都为高电平时，T2、T4导通同时T3、T7截止，输出低电平；或者当C、D都为高电平时，T6、T8导通同时T1、T5截止,输出为低电平；否则，输出为高电平。实现了与或非逻辑。 3. CMOS异或门电路 图3.4.7 CMOS异或门电路 前级为或非门，输出为： 后级为与或非门，经过逻辑变换，可得 在异或门后面加接一级反相器就成为异或非门。逻辑的功能为： 所以异或非门称为同或门。 A⊙B 4. 输入、输出保护电路和缓冲电路 CMOS逻辑门通常接入输入、输出保护电路和缓冲电路，图中的基本逻辑功能电路可以是前面介绍的反相器、与非门、或非门或者它们的组合等任意一种电路。由于这些缓冲电路具有统一的参数，使得集成逻辑门电路的输入和输出特性，不再因内部逻辑不同而发生变化，从而使电路的性能得到改善。 输入保护电路 输入电压在正常范围内(0≤VI≤VDD)，保护电路不起作用。当VI (VDD+VDF) 或，VI - VDF 时，MOS管的栅极电位被限制在- VDF～(VDD+VDF)之间，使栅极的SiO2层不会被击穿。如果输入电平发生突变时的过冲电压超出上述输入电压范围，可能使二极管D1或D2首先被击穿。当过冲时间较短时，二极管仍能恢复工作；当过冲时间较长或过冲电压很大