电大新版电工电子技术形成性考核作业(四)及答案.pdfVIP

电工电子技术形成性考核册参考答案 电工电子技术作业 4 一、单项选择题 1、逻辑函数表示方法中具有唯一性的是（ A ）。 A. 真值表 B.表达式 C.逻辑图 D.卡诺图 2、下列器件中，属于组合逻辑电路的是（ B ）。 A. 加法器和计数器 B.编码器和数据选择器 C.译码器和寄存器 D.计数器和定时器 3、二进制计数器的计数长度为 16，利用置数功能，可构成长度为（ A ） 的其他进制计数器。 A. 小于 16 B.大于 16 C.等于 16 D.任意 4 、D/A 转换器，其分辨率数值（ C ），分辨能力（ C ），且分辨率与满刻 度输出电压（ C ）。 A. 越大，越高，有关 B. 越小，越低，有关 C.越小，越高，无关 D. 越小，越低，无关 二、判断题 1、数字电路中某器件管脚的高、低电位，只能与逻辑代数中的逻辑变量值 1、0 相对应。 （ √ ） 2、在门电路器件中， “74”指该器件为 TTL 电路类型、 “40 ”指该器件为 CMOS 电路类型。 （ √ ） 3、时序电路工作特点是：任意时刻的输出状态，不仅取决于当前输入，而 且与前一时刻的电路状态有关。 （ √ ） 4 、555 定时器，常用于模拟与数字混合使用的场合，其应用范围是对波形 进行整形。 （ √ ） 三、简答题 1. 对于或门、或非门，它们的多余输入端应当如何处理？对于与门、与非 门，它们的多余输入端又应当如何处理？对于 CMOS 电路多余输入端是否不允 许悬空？ 1 答：对于或门、或非门电路，它们的多余输入端应当接低电位；与门、与非 门，多余输入端应当接高电位。 （对于TTL 电路输入端悬空相当于高电位） CMOS 电路输入端不允许悬空。 2. 组合逻辑电路的逻辑功能和电路结构的特点是什么？ 答：组合逻辑电路的特点是：从逻辑功能上看： 输出只与当时输入的逻辑值 有关，而与该时刻之前的输入及电路状态均无关，或称其没有记忆功能。 从电路 结构上看，构成组合逻辑电路的各门电路之间没有反馈环路。 3. 主从型 JK 触发器，在 CP上升沿的作用下，其动作有何特点？ 答：主从型触发器，又称为电位触发型方式，其动作特点是：时钟 CP上升 沿到来前一刻瞬间， J 、K 接收输入信号，并要求在 CP=1期间，输入状态保持稳 定。时钟下降沿到来后产生输出。 4. 边沿型 JK 触发器，在 CP脉冲信号的作用下，其动作有何特点？（分为 负边沿、正边沿两种情形） 答：负边沿型（下降沿触发型） ：CP下降沿到来的前一刻瞬间， J 、K接收输 入； CP下降沿到来后产生输出。正边沿型（上升沿触发型） ：CP上升沿到来前一 刻瞬间， J 、K 接收输入； CP上升沿到来后产生输出。 三、 综合题 1. 一个三位二进制数码由高位至低位分别送至电路的三个输入端，要求三 位数码中有奇数个 1 时，电路输出为