第8章TMS320C54x片内外设与应用实例.pptVIP

图8-17 例8-3的图 2．数据延迟 每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为数据延迟，用RDATDLY和XDATDLY分别指定接收和发送的数据延迟。可编程数据延迟的范围为0、1、2个时钟周期（[R/X]DATDLY = 00b –10b），如图8-18所示。 图8-18 数据延迟 3．SPI协议：McBSP时钟停止模式 SPI协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用4条信号线：串行移位时钟线（SCK）、主机输入/从机输出线（MISO）、主机输出/从机输入线（MOSI）、低电平有效的使能信号线（ ）。如图8-19~8-22所示、表8-19、20所示。 图8-19 McBSP作为SPI模式的主设备 图8-20 McBSP作为SPI模式的从设备 图8-21 CLKSTP=10b、CLKXP=0时钟停止模式1的时序图 图8-22 CLKSTP=11b、CLKXP=1时钟停止模式4的时序图 表8-19 McBSP寄存器位域设置（SPI模式的主设备） 表8-20 McBSP寄存器位域设置（SPI模式的从设备） 返回本节 8.5 多通道缓冲串口应用实例 8.5.1 TLV1572高速串行ADC与TMS320C5402接口设计 8.5.2 TLC5