单片微型计算机原理与接口技术硬件结构.ppt

第2章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的基本结构 2.2 MCS-51单片机的引脚及片外总线结构 2.3 MCS-51单片机的存储器配置 2.4 CPU的时序及辅助电路 2.1 MCS-51单片机的基本结构 2.1.1 MCS-51单片机的基本组成 2.1.2 MCS-51单片机硬件结构特点 2.1.3 MCS-51单片机内部结 2.1.4 输入/输出（I/O）端口结构 返回本章首页 2.1.1 MCS-51单片机的基本组成 图2-1 MCS-51单片机基本结构示意图 时钟电路 SFR和RAM ROM CPU 定时/计数器 并行端口 中断系统 串行端口 系 统 总 线 时钟源 T0 T1 P0 P1 P2 P3 TXD RXD INT0 INT1 （1）一个8位微处理器CPU。 （2）数据存储器RAM和特殊功能寄存器SFR。 （3）内部程序存储器ROM。 （4）两个定时/计数器，用以对外部事件进行计数，也可用作定时器。 （5）四个8位可编程的I/O（输入/输出）并行端口，每个端口既可做输入，也可做输出。 （6）一个串行端口，用于数据的串行通信。 （7）中断控制系统。 （8）内部时钟电路。 返回本节 2.1.2 MCS-51单片机硬件结构特点 1．内部程序存储器（ROM）和内部数据存储器（RAM）容量（如表2-1所示）。 2．输入/输出（I/O）端口 3．外部程序存储器和外部数据存储器寻址空间 4．中断与堆栈 5．定时/计数器与寄存器区 6．指令系统 存储器类型 单片机系列 掩膜ROM EPROM RAM MCS-51 51子系列 8031 / / 128B 8051 4KB / 128B 8751 / 4KB 128B 52子系列 8032 / / 256B 8052 8KB / 256B 8752 / 8KB 256B 表2-1 MCS-51单片机存储器容量 返回本节 2.1.3 MCS-51单片机内部结构 1．运算器 运算器由8位算术逻辑运算单元ALU（Arithmetic Logic Unit）、8位累加器ACC（Accumulator）、8位寄存器B、程序状态字寄存器PSW（Program Status Word）、8位暂存寄存器TMP1和TMP2等组成。 2．控制器 主要由程序计数器PC、指令寄存器IR、指令译码器ID、堆栈指针SP、数据指针DPTR、时钟发生器及定时控制逻辑等组成。 通道0驱动器 通道2驱动器 RAM地址锁存器 RAM 通道0锁存器 通道2锁存器 ROM/ EPROM B寄存器 程序地址寄存器 缓冲器 PC递增器 程序计数器PC０驱动器 DPTR指针 VCC GND P1.0～P1.7 堆栈指针SP ACC TMP2 PSW 通道3锁存器 通道1锁存器 通道1驱动器 通道3驱动器 TMP1 SCON TMOD PCON TCON TL0 TH1 TH0 TL1 IE SBUF(TX/RX) IP 中断、串行口和定时器逻辑 振荡器 P3.0～P3.7 RST EA ALE PSEN XTAL2 XTAL1 ALU (+5V) 指令 寄存器 定时和 控制逻辑 指令 译码器 图2-2 MCS-51片内总体结构框图 P0.0～P0.7 P2.0～P2.7 返回本节 2.1.4 输入/输出（I/O）端口结构 正如图2-2所示，MCS-51单片机有4个双向并行的8位I/O口P0～P3，P0口为三态双向口，可驱动8个TTL电路，P1、P2、P3口为准双向口（作为输入时，口线被拉成高电平，故称为准双向口），其负载能力为4个TTL电路。 1．P0口的结构 VCC P0.X 锁存器 读锁存器 地址/数据 控制 D 读引脚 写锁存器 内部总线 Q Q MUX T2 P0.X T1 CL 图2-3 P0口的一位结构图 2．P1口的结构 VCC P1.X 锁存器 读锁存器 D 读引脚 写锁存器 内部总线 Q Q T P1.X 内部上拉电阻 CL 图2-4 P1口的一位结构图 3．P2口的结构 图2-5 P2口的一位结构图 VCC P2.X 锁存器 读锁存器 地址 控制 D 读引脚 写锁存器 内部总线 Q Q MUX T P2.X 内部上拉电阻 CL 4．P3口的结构 图2-6 P3口的一位结构图 VCC P3.X 锁存器 读锁存器 第二输出功能 D 读引脚 写锁存器 内部总线 Q Q T P3.X 内部上拉电阻 第二输入功能 CL P3.6 P3.7 表2-2 P3口的第二功能表 P3.2