基于FPGA自适应PID控制器的NIOS系统设计毕业论文.docVIP

基于FPGA自适应PID控制器的NIOS系统设计毕业论文 1 绪论 1.1前言 由于AD采集，PID控制，DA输出及双口RAM等功能模块计算要求速度较快，用C语言无法达到其运算速度，这是就需要采用硬件编程方法来实现，如VHDL硬件语言等，同时RAM或单片机都无法实现此高速处理，所以FPGA的应用成为必然，因为其运算速度可达纳秒级, 其中处理系统NIOS是采用流水线技术和哈弗结构的通用RISC(Refined Instruction Set Computer,精简指令计算机)[10]处理器，本设计在FPGA的实现基础上完成NIOS系统的控制结构设计。 1.2 FPGA的现状及应用领域 可编程逻辑器件（Programmable Logic Device, PLD）)是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但过于简单的结构也只能完成规模较小的电路。可擦除的EPLD(Erasable Programmable Logic Device，可编程逻辑器件)的基本逻辑结构是宏单元，由可编程的与或阵列、可编程寄存器和可编程I/O三部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列，使一块芯片内能够更灵活地实现较多的逻辑功能。 20世纪80年代中期Altera和Xilin