电子设计自动化.pptxVIP

上节回顾-信号（Signals） 代表连线，Port也是一种信号没有方向性，可给它赋值，也可当作输入在Package、Entity、Architecture中定义用= 进行赋值目标信号名= 表达式AFTER 时间量;用: = 进行初始化设定的初始值不可综合，用于仿真signal count：bit_vector(3 downto 0):=“0011”;电子与通信工程系3.变量（Variable） 临时数据，没有物理意义只能在Process、Function、 Procedure中定义，并只在其内部有效，要使其全局有效，先转换为Signal。用 := 进行赋值用 := 进行初始化 variable result : std_logic := ‘0’;电子与通信工程系信号与变量赋值（差异）【例6-3】…ARCHITECTURE bhv OF DFF3 IS SIGNAL A,B : STD_LOGIC ;BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN A = D1 ; B = A ; Q1 = B ; END IF;END PROCESS ;END ;电子与通信工程系信号与变量赋值（差异）【例6-4】...ARCHITECTURE bhv OF DFF3 ISBEGIN PROCESS (CLK) VARIABLE A,B : STD_LOGIC ; BEGIN IF CLKEVENT AND CLK = 1 THEN A := D1 ; B := A ; Q1 = B ; END IF; END PROCESS ;END ;电子与通信工程系数据类型电子与通信工程系2.3.5 词 法（课本P247）1．程序注释 注释从“--”符号开始，到该行末尾结束。 2．数字 VHDL语言数字表示法有十进制表示法、二进制表示法和八进制表示法。 电子与通信工程系（1）十进制数表示法 书写格式为： 十进制文字::= 整数.[整数] [指数]其中：整数::= 数字或下划线连接的数字 指数::= E [ + ] 整数或E [ - ] 整数 整数举例：010，1，345_67，3e8浮点数举例：10.0，3.1415，1.2E-3，2.1e+5 （2）基表示二、八、十六进制数的方法 用“基”表示数的书写格式为： 电子与通信工程系以基表示的数::= 基#基于基的整数.[基于基的整数] #指数上式中：基::= 整数 基于基的整数::= 扩展数字 { [下划线] 扩展数字} 扩展数字::= 数字/字母 举例： 2 --二进制表示法 8#267# --八进制表示法 16#8F# --十六进制表示法 30 = 3E1 = 16#1E# = 2#11_11#E1 30.0 = 300.0e-1 = 16#1E.0# = 2#11.11#E+3电子与通信工程系3．字符 VHDL中的字符为被单引号括起来的ASCII字符。 其书写格式为： 字符文字::=‘图形字符’ 例如：‘A’ ‘ ’ ‘*’ 电子与通信工程系4．字符串 VHDL中的字符串为被双引号括起来的图形字符序列，可以为空。 其书写格式为： 字符串::=“图形字符” 例如：“A” “ ” “string”电子与通信工程系5．数字位字符串（位矢量） 位串是被双引号括起来的扩展数字序列，在数字序列前冠以基数说明符。 其书写格式为： 位串文字::=基数说明符“位值”位值::=扩展数字 {或下划线扩展数字} B为二进制基说明符，O为八进制基说明符，X为十六进制基说明符 位串的长度等价于二进制数的长度。例如：B“1111_1101” X“FD” O“375” 电子与通信工程系2.3.6 运算操作符 （课本P256）VHDL语言的操作符有5种： ★逻辑运算符（LOGICAL）★关系运算符（RELATIONAL）★算术运算符（ARITHMETIC）★并置运算符（CONCATENATION） ★移位运算符（SHIFT） 1．逻辑运算符 SYN在VHDL语言中，逻辑运算符有7种： 适用于BIT、BOOLEAN、STD_LOGIC或BIT_VECTOR,STD_LOGIC_VECTOR电子与通信工程系◆ NOT ——取反◆ AND ——与◆ OR ——或◆ NAND ——与非◆ NOR ——或非◆ XOR ——异或◆ XNOR ——同或 在一个VHDL语句中存在两个逻辑表达式时，左右没有优先级差别（不包括NOT）。一个逻辑式中，先做括号里的