数字电路数字电子技术.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 5．主从JK触发器存在的问题——一次变化现象 例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 0 1 1 0 0 1 1 1 0 1 0 1 0 0 1 1 0 0 5.2 触发器 1S C1 1R 1S 1R C1 K CP 1 CP Q Q Q Q J 1 G 2 G 由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。 四、维持——阻塞边沿D触发器 1．D触发器的逻辑功能 D触发器的特性方程为：Qn+1=D 0 0 1 1 D 0 1 0 1 Qn 0 0 1 1 Qn+1 输出状态 同D状态 功能 D触发器的功能表 5.2 触发器 D触发器的状态转换图： 0 0 0 1 1 0 1 1 Qn→ Qn+1 0 1 0 1 D D触发器的驱动表 0 0 1 1 D 0 1 0 1 Qn 0 0 1 1 Qn+1 输出状态同D状态 功能 D触发器的 功能表 5.2 触发器 2．维持—阻塞边沿D触发器的结构及工作原理 （1）D锁存器： 缺点：有空翻现象。 设：D=1 1 1 0 1 0 设：D=0 0 1 0 1 0 5.2 触发器 S 1 G E G G 2 4 6 Q D 5 G G 1 3 R G 1 Q （2）用“维持—阻塞”结构克服空翻 0 0 1 1 0 0 1 ①置0。 设：D=0 L3称为置0维持线。 0 1 在原电路的基础上引入三根反馈线。 5.2 触发器 S 1 G CP G G 2 4 6 Q D 5 G G 1 3 R G 1 Q 3 L 1 1 0 0 1 1 0 1 ② 置1。 设：D=1 0 0 L1称为置1维持线。 L2称为置0阻塞线。 引入了维持线和阻塞线后，使触发器克服了空翻。 触发器在CP上升沿触发翻转，并且，CP上升沿前一瞬间的D信号决定输出状态（具有边沿触发的特点）。 （2）用“维持—阻塞”结构克服空翻 5.2 触发器 S 1 G CP G G 2 4 6 Q D 5 G G 1 3 R G 1 Q 3 L L 1 L 2 例5.2.3 已知维持—阻塞D触发器的输入波形，画出输出波形图。 解：在波形图时，应注意以下两点： （1）触发器的触发翻转时刻发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 5.2 触发器 （3）触发器的直接置0和置1端 RD和SD不受CP和D信号的影响，具有最高的优先级。 RD SD Qn+1 0 0 不定 0 1 0 1 0 1 1 1 弃权 RD——直接置0端，低电平有效 SD——直接置1端；低电平有效。 5.2 触发器 S 1 G CP G G 2 4 6 Q D 5 G G 1 3 R G 1 Q 3 L L 1 L 2 S D R D C1 S Q Q R 1D ∧ D R D S 五、CMOS主从结构的边沿触发器 1．电路结构:由CMOS逻辑门和CMOS传输门组成 5.2 触发器 TG 1 TG 2 TG 3 TG 4 1 G 2 G 3 G 4 G CP CP CP CP CP CP CP CP 主锁存器 从锁存器 1 1 1 1 D Q Q Q Q 2．工作原理 （1）当CP＝1时，TG1开通，TG2关闭。主触发器接收D信号。 同时，TG3关闭，TG4开通，从触发器保持原状态不变。 （2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。 同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。 设：D=1（原状态Qn=0） 0 1 1 1 0 1 0 1 1 0 0 1 触发器的触发翻转分为两个节拍： 特点：CP下降沿触发翻转，次态取决于下降沿前一瞬间的输入D。 5.2 触发器 TG 1 TG 2 TG 3 TG 4 1 G 2 G 3 G 4 G CP CP CP CP CP CP CP CP 主锁存器 从锁存器 1 1 1 1 D Q Q Q Q 3．带有RD端和SD端的 CMOS触发器 RD SD Qn+1 0 0 弃权 0 1 1 1 0 0 1 1 不允许 1 0 0 1 0 1 0 1 1 0 0 0 5.2 触发器 Q CP D 1 G Q ≥1 4 1