数字电子技术项目教程项目二朱祥贤.pptVIP

项目二 抢答器电路设计与装调 专题 1 RS 触发器 专题 2 JK 、 D 、 T 、 T′ 触发器 任务 1 抢答器电路仿真 任务 2 抢答器电路制作与调试 专题 1 RS 触发器 ? 触发器是构成时序逻辑电路的基本单元电路。 ? 触发器具有记忆功能，能存储一位二进制数码。它有两个 稳定的状态： 0 状态和 1 状态；在不同的输入情况下，它可 以被置成 0 状态或 1 状态；当输入信号消失后，所置成的状 态能够保持不变。 ? 触发器有三个基本特性： ? （ 1 ）有两个稳态： 0 状态和 1 状态； ? （ 2 ）在不同的输入情况下，它可以被置成 0 状态或 1 状态； ? （ 3 ）当输入信号消失后，所置成的状态能够保持不变。 触发器有很多种，按逻辑功能可分为 RS 触发器、 JK 触发器、 D 触发器、触发器等；按结构可分为主从型、维 持阻塞型和边沿型触发器等；按有无统一动作的时间节 拍可分为基本触发器和时钟触发器等。 2.1.1 基本 RS 触发器 ? Q 信号输出端， Q=0 、 Q=1 的状态称 0 状 态， Q=1 、 Q=0 的状态称 1 状态 电 路 组 成 和 逻 辑 符 号 S R Q Q S R Q Q (a) 逻辑图 (b) 逻辑符号 S R 信号输入端 低电平有效 工作原理 S R Q Q R S Q 1 0 1 0 1 0 1 1 不变 0 0 不定 ① R=0 、 S=1 时：由于 R=0 ，不论原来 Q 为 0 还是 1 ，都有 Q=1 ； 再由 S=1 、 Q=1 可得 Q ＝ 0 。即不论触发器原来处于什么状态都 将变成 0 状态，这种情况称将触发器置 0 或复位。 R 端称为触发 器的置 0 端或复位端。 ② R=1 、 S=0 时：由于 S=0 ，不论原来 Q 为 0 还是 1 ，都有 Q=1 ； 再由 R=1 、 Q=1 可得 Q ＝ 0 。即不论触发器原来处于什么状态都 将变成 1 状态，这种情况称将触发器置 1 或置位。 S 端称为触发 器的置 1 端或置位端。 ③ R=1 、 S=1 时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。 ④ R=0 、 S=0 时： Q=Q=1 ，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的 0 同时撤除 后，将不能确定触发器是处于 1 状态还是 0 状态。所以触发器不 允许出现这种情况，这就是基本 RS 触发器的约束条件。 R S n Q 1 ? n Q 功能 0 0 0 0 0 1 × × 不允许 0 1 0 0 1 1 0 0 0 1 ? ? n Q 置 0 1 0 0 1 0 1 1 1 1 1 ? ? n Q 置 1 1 1 0 1 1 1 0 1 n n Q Q ? ? 1 保持 现 态 ： 触 发 器 接 收 输 入 信 号 之 前 的 状 态 ， 也 就 是 触 发 器 原 来 的 稳 定 状 态 。 次 态 ： 触 发 器 接 收 输 入 信 号 之 后 所 处 的 新 的 稳 定 状 态 。 状态转换表 次态 Q n+1 的卡诺图 Q n 00 01 11 10 0 × 0 0 1 1 × 0 1 1 　　 RS 特性方程 ? ? ? ? ? ? ? ? ? ? ? ? 约束条件 1 ) ( 1 S R Q R S Q R S Q n n n 触发器的特性方程就是触发器次态 Q n+1 与输入及现态 Q n 之间的逻辑关系式 2.1.2 同步 RS 触发器 1. 电路组成及逻辑符号 在 CP =0 期间， G3 、 G4 被封锁，触发器状态不变。 在 CP =1 期间，由 R 和 S 端信号决定触发器的输出状态。 结论：触发器的动作时间是由时钟脉冲 CP 控制的。 2. 逻辑功能分析 同步 RS 触发器功能表 R S Q n Q n+ 1 逻辑功能 0 0 0 0 0 1 0 1 保持 0 1 0 0 1 1 1 1 置 1 1 0