eda技术期末试卷(含答案).pdfVIP

一、单项选择题（ 30 分） 9 ．嵌套使用 IF 语句，其综合结果可实现 A 。 1．以下描述错误的是 C A ．带优先级且条件相与的逻辑电路 B ．条件相或的逻辑电路 A ．QuartusII 是 Altera 提供的 FPGA/CPLD 集成开发环境 C．三态控制电路 D ．双向控制电路 级 号 名 班 学 姓 B ．Altera 是世界上最大的可编程逻辑器件供应商之一 10．在 VHDL 语言中，下列对时钟边沿检测描述中，错误的是 D 。 C．MAX+plusII 是 Altera 前一代 FPGA/CPLD 集成开发环境 QuartusII 的更 A ．if clkevent and clk = ‘1B’． thenif falling_edge(clk) then 新换代新产品 C．if clk ’eventand clk = ‘0 ’ thenD ．if clk ’stable and not clk = ‘1’ then D ．QuartusII 完全支持 VHDL 、Verilog 的设计流程 11．下列那个流程是正确的基于 EDA 软件的 FPGA / CPLD 设计流程 B 密 内 答 2 ．以下工具中属于 FPGA/CPLD 开发工具中的专用综合器的是 B A ．原理图 /HDL 文本输入→适配→综合→功能仿真→编程下载→硬件测试 A ．ModelSim B ．Leonardo Spectrum C．Active HDL D ．QuartusII B ．原理图 /HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试 线 得 题 3 ．以下器件中属于 Xilinx 公司生产的是 C C．原理图 /HDL 文本输入→功能仿真→综合→编程下载→→适配硬件测试； A ．ispLSI 系列器件 B ．MAX 系列器件 D ．原理图 /HDL 文本输入→功能仿真→适配→编程下载→综合→硬件测试 封 不 C．XC9500 系列器件 D ．FLEX 系列器件 12．在 VHDL 语言中，下列对进程（ PROCESS）语句的语句结构及语法规则 4 ．以下关于信号和变量的描述中错误的是 B 的描述中，正确的是 A 。 A ．信号是描述硬件系统的基本数据对象，它的性质类似于连接线 A ．PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完 B ．信号的定义范围是结构体、进程 成后，等待下一次进程启动 C．除了没有方向说明以外，信号与实体的端口概念是一致的 B ．敏感信号参数表中，应列出进程中使用的所有输入信号 D ．在进程中不能将变量列入敏感信号列表中