电子线路 第八章.pptVIP

第八章 组合逻辑电路 组合逻辑电路的特点是电路任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻前的电路输入状态无关。 一、组合逻辑电路的分析方法 分析组合逻辑的步骤 由逻辑图写出输出端的逻辑表达式 化简逻辑表达式 列出真值表 根据真值表和表达式确定电路功能 P291 例8.1.1 二、组合逻辑电路的设计方法 设计组合电路的步骤 根据逻辑功能要求列出真值表 由真值表写出逻辑表达式 化简逻辑表达式 画出逻辑图 P292 例8.1.2 一、编码器 编码是将二进制数按一定的规律编排，使各组代码都具有确切含义的过程。能完成编码过程的电路称为编码器。 由逻辑图得到各输出变量的逻辑表达式 由表达式得到真值表 2、优先编码器 （P295 图8.2.3） 允许同时多信号输入，只对优先级最高的信号编码。 二、 译码器 译码器的功能与编码器相反，它能将特定含义的二进制码“翻译”出来，还原成相应的数字、文字、符号或控制信号。 输入为8421 BCD码、自然二进制码等二进制代码； 输出为一组控制信号，可高电平有效也可低电平有效。 通常输入位数小于输出位数 1、二进制译码器 P297 图8.2.5 2、8421 二－十进制译码器 设计具有将二进制数变换为十进制数功能的二－十译码器。 根据逻辑要求列出真值表 根据真值表写出逻辑式 可先写出负逻辑式再取非 3、8421 BCD码七段显示译码器 A、数字显示方式 字形重叠：将不同字符的电极重叠在一起，要显示某字符，只需使相应的电极发光即可。 分段显示：数码由分布在同一平面上若干段发光的笔画组成，通过发光段的变换来显示不同数码。 点阵显示：按一定规律排列的可发光的点阵组成，利用光点的不同组合显示不同的数码。字符。 本节介绍常用的七段数字显示器。 B、七段数字显示器 共阴极：每段正电平有效。如1，需b、c两段为高电平； 共阳极：每段负电平有效。如4，需b、c、f、g为低电平。 列出共阴极真值表 由真值表得到卡洛图，并化简得到逻辑式 由于共阳极为共阴极驱动的非值，各段接低电平有效，故求各段的表达式为共阴极的负逻辑 由逻辑表达式得到电路图 三、 数据分配器和数据选择器 1、数据分配器 数据分配器是将一路数据分配到多路装置中去的电路。 只有使能输入有效时， 电路才完成正常功能。 开关S受A1、A0的控制， A1A0称为地址输入。 地址线的位数决定输出的路数。 2、数据选择器 与数据分配器相反，数据选择器的作用是将多路输入信号中的某一路信号选择到唯一的输出通道上去，也可以是将多个通道的信号有序地传送到公共数据线上。 只有使能输入有效时，电路才完成正常功能。 开关S受地址线控制， 个数据输入需要n位地址信号。 列出真值表 由真值表可有如下输出的逻辑表达式 如输入数据为多位时，只需将与输入数据位数相同数目的1位数据选择器并联使用，即将多个1位数据选择器的选择输入端和使能端连接在一起。 四、 数值比较器 能判断出两个数（A和B）的大小的电路称为数值比较器。 数值比较器的结果有AB、AB和A=B。 1、1位数值比较器 两输入比较值均为1位的数值比较器。其真值表为 由真值表得到逻辑表达式 由逻辑表达式得到电路逻辑图 2、集成4位数值比较器 P308 图8.2.18 五、加法器 1、一位加法器 当仅考虑两个加数本身，而不考虑由低位来的进位数，实现这种相加功能的电路称为半加器。 不仅考虑两个加数本身，还考虑低位进位数的电路称为全加器。 全加器真值表为 由真值表得到一位全加器的逻辑表达式为 A和B为两个加数，C为进位数，S为和 一位全加器的逻辑图 2、多位全加器 A、串行进位加法器 采用串行进位方式，从二进制数的最低位开始相加。 由于每一位相加结果必须在低1位的进位信号产生后进行，也被称为逐位进位加法器。 由于进位的逐级传递耗时多，运算速度慢。 B、超前进位加法器 超前进位加法器的进位信号在加法运算的一开始就能够确定，每一位的进位只由并行输入的加数、被加数和外部进位决定。 超前进位加法器可有效地提高运算速度。 将全加器进位信号Ci的逻辑函数化简可得到 令 ，有 以4位二进制加法器为例，i=0,1,2,3代入有 由逻辑表达式得到逻辑图 P314 图8.2.23 一、用数据选择器实现组合逻辑函数 数据选择器的输出可用地址输入的最小项的代数和表示。因此可用数据选择器来产生逻辑函数。 例8.3.1 用数据选择器产生逻辑函数