（完整版）RTL代码指南.pptVIP

Synopsys GTECH AND, OR, NOR gates One bit adder and half-adder 2-of-3 majority Multiplexer Flip-flop Latch Multiple level gates such as AND-NOT, AND-OR, AND-OR-INVERT, etc 时钟、复位和同步器 Clock，Reset and Synchronizer 尽量避免混合使用正沿触发和负沿出发 避免在代码中加入时钟缓存器，逻辑综合软件会自动插入时钟缓存 时钟树的产生应该使用专门的辅助设计工具，保证时钟的分布平衡 避免自己加入门控时钟电路。让逻辑综合工具自动加入门控时钟，其结果可靠 Poor code: assign clk_p1 = clk p1_en; always @(posedge clk_p1) begin // example1_proc // Code block end // example1_proc Good code: always @(posedge clk) begin // example1_proc if (p1_gate == 1’b1)