【创意版】数电作业讲评(1).pptVIP

题3.2.9 试对题图3所示两种TTL门电路，画出它们在所示A、B、C等输入信号作用下的输出波形。 . * 第一个图是一个与门电路; 第二个电路是一个三态输出的异或非门电路， . * 题3.3.2 求下列函数的对偶式和反函数式 （1） 其对偶式为： 反函数式为： . * （2） 对偶式为： 反函数式为： . * 题3.3.7 求出下列函数的最小项和最大项表达式 （1） 根据最小项的定义，将缺少的变量配上即可。 最大项之积式： . * （2） 用画卡诺图求比较方便，因为式子是反函数，所以卡诺言图中用填“0”， 最小项之和式： 最大项之积式： . * 题3.2..21 对于题图所示逻辑电路，当用TTL器件构成时，其输出逻辑关系YC =_____? 当用CMOS器件构成时，输出YC =__? . * 题3.2..23 门电路组成的逻辑电路如题图3所示，请写出F1、F2的逻辑表达式。当输入图示信号波形时，画出F1、F2端的输出波形。 . * 注意三态门的控制关系 . * 题3.3.18 试用“与非”、“与或”门及异或门设计一个可控变换器，设计要求为：当控制端K=1时，将输入3位二进制码变换成3位格雷码输出：当K=0时，将输入3位格雷码变换成3位二进制码输出。 解：令三位二进制码为A、B、C， 三位格雷码为W、X、Y 在K控制下，列真值表： . * K=1时，三位二进制码→三位格雷码得： K=0时，三位格雷码→三位二进制码得： 综合后有： . * 题3.3.19 分析图题电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 利用卡罗图 . * 真值表如下： A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 从真值表可以得到，电路实现的是一个全加器功能，Y1是全加和输出，Y2是全加器的进位输出。 . * 题3.3.23 设计一个编码器，其6个输入信号和输出3位代码之间的对应关系如表所示。试用“或非”门实现该编码电路。 解：从真值表就可以得到输出三位代码的逻辑关系： . * . * 题3.3.26 图题3.3.26 是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。已知数据选择器的逻辑函数式是 . * 题3.4.2 用双2线-4线译码器74LS139及最少量的与非门实现下列逻辑函数。(译码器功能表见教材图3.3.4，图3.4.2是简化逻辑图)。 . * 解： 把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示： . * 题3.4.3 试用74LS138型3线-8线译码器设计一个地址译码器，地址译码器的地址范围为00～3F。(可适当加其它逻辑门电路)。 解： 由于地址译码器的范围为00～3F(十六进制数)，实际上是64个地址， 因此，可用地址扩展的方法来实现，把3/8扩展成4/16，再扩展成6/64译 码即可。采用分级译码后连接成的电路如图所示。 . * . * . * . * 题3.4.8 试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号X=1时它将两个输入的4位二进制数相加，而X=0时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。 该二进制减法应该是被减数大于减数的情况，其它情况不在此例 . *