简易逻辑分析仪(电子竞赛).doc

第六届全国大学生电子设计竞赛 史慧、王琦、谢卫东 简易逻辑分析仪 2003年9月18日 第六届全国大学生电子设计竞赛 史慧、王琦、谢卫东 目 录 摘 要 ………………………………………………………………… 2 一、 方案设计与论证 1、 数字信号发生器模块……………………………………… 3 2、 8 位输入、触发电路……………………………………… 3 3、 存储电路…………………………………………………… 4 4、 控制系统…………………………………………………… 4 5、 波形显示模块……………………………………………… 5 二、 总体设计……………………………………………………… 6 三、 系统实现与理论分析 1、 数字信号发生器模块……………………………………… 7 2、 8 路数据保持模块………………………………………… 7 3、 逻辑门限电压比较模块…………………………………… 8 4、 输入数据采集模块………………………………………… 8 5、 数据存储模块……………………………………………… 9 6、 示波器 X-Y 通道控制模块………………………………… 10 7、 触发点和时间线显示模块………………………………… 11 8、 键盘模块…………………………………………………… 12 四、 软件设计 ……………………………………………………… 13 五、 系统测试 ……………………………………………………… 14 六、 结论 …………………………………………………………… 15 七、 参考文献 ……………………………………………………… 16 附录 1:系统硬件电路原理图 ……………………………………… 17 1 第六届全国大学生电子设计竞赛 史慧、王琦、谢卫东 摘 要 本设计采用单片机（89C51）和可编程逻辑器件（EPM7128）作为系统 的控制核心。整个设计采用了模块化的设计思想，包括数字信号发生器、 采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器 X-Y 通道控制、触发点与时间标志线控制、D/A 转换、液晶显示、控制面板等 功能模块。数字信号发生器由单片机读取 8 个外部开关状态，经循环移位 输出。单片机检测 8 通道输入，在满足触发条件时，进行一次采样和存储， 输入经采样保持器 LF398，既可以满足对 8 路信号的 A/D 转换为同一时刻 的数据，又可以提高输入阻抗。CPLD 一方面控制存储器里的数据输出， 经 DAC0800 转换为模拟电压后作为示波器的 Y 通道输入；另一方面由 CPLD 产生 8 位的循环递增数字信号，经 DAC0800 转换为模拟电压后，其电压波 形为锯齿波，将它作为示波器的 X 通道输入。存储器采用双口 RAM （IDT7132），这样可较简单的实现单片机与 CPLD 之间的通信。整个系统 较好的实现了题目的要求，达到了较高的性能指标。 2 第六届全国大学生电子设计竞赛 史慧、王琦、谢卫东 一、 方案设计与论证 1、 数字信号发生器模块 方案一：采用 74LS199 产生 8 路数字信号。74LS199 是具有串行/并 行输入及并行/串行输出的 8 位移位寄存器。利用 74LS199 的并行置数功 能可实现逻辑信号的预置；利用 74LS199 的移位功能可实现逻辑信号的循 环、重复输出。但此方案控制复杂，且需频率为 100Hz 的时钟，不易采用。 方案二：采用单片机编程实现序列信号发生器。通过 8 路拨段开关来 设定要产生的序列信号，单片机读取这 8 路信号，经过处理，产生循环移 位序列，且单片机定时精确。此方案简单可行。故我们采用了方案二。 2、 8 位输入、触发电路 方案一：采用 8 片模数转换器同时对 8 路信号进行采集，然后将采集 到的数据用单片机与转换成数字量的逻辑门限电压进行比较以决定其逻 辑。 16 级逻辑门限可由键盘输入。此方案能实时的对信号进行采集、比 较和存储。但需要的 AD 芯片较多，不宜采用。 方案二：将 8 路输入信号通过 8 个比较器进行比较，比较器的基准电 压可以接到 DAC0832 的输出端，单片机根据所需的逻辑门限电压，将其对 应的数字量发送给 DAC0832，在 DAC0832 的输出端即可得到所需的逻辑门 限电压，可较好的实现 16 级逻辑门限的变化。此方案可实现题目的要求， 但所用器件较多，且占用单片机较多的 I/O 口，故未采用。 方案三：将 8 路输入信号先用采样保持器 LF398 进行保持，以保证 A/D 转换的 8 路数据为同一时刻的数据，然后使用 8 通道 A/D 转换器 3 第六届全国大学生电子设计竞赛 史慧、王琦、谢卫东 ADC0809 顺序采集保持在 LF398 中的数据，并用单片机判断其逻辑。逻辑 门限电压