电源完整性与地弹噪声的高速PCB仿真设计.pdfVIP

电源完整性与地弹噪声的高速 PCB仿真 作者 :Martin Vogel 和 Brad Cole ，Ansoft 公司 使用基于电磁场分析的设计软件来选择退耦电容的大小及其放置位置可将电源平面与地平面的开关噪声减至 最小。 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象 的。对于小于 1 纳秒的信号沿变化， PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响 到 IC 芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动， 保持低阻抗的电源分配路径。 为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知 道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。一方面你可 能需要很多电容，而另一方面电路板上的空间是有限而宝贵的，这些细节上的考虑可能决定设计的成败。 反复试验的设计方法既耗时又昂贵，结果往往导致过约束的设计从而增加不必要的制造成本。使用软件 工具来仿真、优化电路板设计和电路板资源的使用情况，对于要反复测试各种电路板配置方案的设计来说是 一种更为实际的方法。 本文以一个 xDSM(密集副载波多路复用 ) 电路板的设计为例说明此过程， 该设计用于光 纤/ 宽带无线网络。 软件仿真工具使用 Ansoft 的 SIwave，SIwave 基于混合全波有限元技术， 可以直接从 layout 工具 Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore 和 Zuken CR-5000 Board Designer 导入电路板设计。图 1 是 SIwave 中该设计的 PCB版图。由于 PCB的结构是平面的， SIwave 可以有效的进行 全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的 S 参数和电路的等效 Spice 模型。 图 1, SIwave 中 xDSM电路板的 PCB版图，左边是两个高速总线，右边是三个 Xilinx 的 FPGA。 xDSM电路板的尺寸， 也就是电源层和地层的尺寸是 11 ×7.2 英寸 （28 ×18.3 厘米）。电源层和地层都是 1.4mil 厚的铜箔，中间被 23.98mil 厚的衬底隔开。 为了理解对电路板的设计， 首先考虑 xDSM电路板的裸板（未安装器件） 特性。 根据电路板上高速信号的 上升时间，你需要了解电路板在频域直到 2GHz范围内的特性。图 2 所示为一个正弦信号激励电路板谐振于 0.54GHz 时的电压分布情况。同样，电路板也会谐振于 0.81GHz 和 0.97GHz 以及更高的频率。为了更好地理 解，你也可以在这些频率的谐振模式下仿真电源层与地层间电压的分布情况。 图 2 所示在 0.54GHz 的谐振模式下，电路板的中心处电源层和地层的电压差变化为零。对于一些更高频 率的谐振模式， 情况也是如此。 但并非在所有的谐振模式下都是如此，例如在 1.07GHz、1.64GHz 和 1.96 GHz 的高阶谐振模式下，电路板中心处的电压差变化是不为零的。 图 2, 正弦信号激励电路板谐振于 0.54GHz 时的电压分布情况。 找到零压差变化点有助于我们将需要在短时间内产生大量电流变化的器件放置于此。例如，如果要将一 块 Xinlix 的 FPGA芯片放在电路板上， 该芯片会在 0.2 纳秒内产生 2A 的输入电流变化。 如此短时间内的大电 流变化将带来电路板的电源完整性问题， 会使电路板产生各种模式的谐振， 导致电源层和地层电压的不均匀。 然而， 电路板中心处在某些谐振模式下具有零压差变化的特性， 因此将 FPGA芯片放置于此可以避免电路板产 生这些低频的谐振模式。 FPGA芯片不能激发这些低频谐振