微型计算机系统与接口：CH7-2讲义资料.pptVIP

7.3.4 PCI 总线操作 概述（续） PCI 总线时钟 对于33MHz的总线，CLK信号的频率从0MHz到33MHz。所有PCI设备必须支持从16到33MHz的操作，并支持直到0MHz的操作，节电状态下停止时钟运行。 地址段 PCI交易从PCI CLK1周期内的地址段开始。在地址段，主设备发出地址信号，PCI命令/字节使能以及FRAME#信号。 7.3.4 PCI 总线操作 概述（续） 声明一次交易(换) 当PCI目标确定自己被选中以后，通过有效DEVSEL#(设备选择)声明本次交易有效，如果主设备在一个预定的时间段（6CLK）没有采样到有效的DEVSEL#，就中止交易。 数据段 数据段通常在一次交易的第二个PCI CLK开始，传送的数据字节数由主设备驱动的命令/字节使能信号决定。每个数据段至少持续一个PCI时钟周期，主设备和目标都必须准备好进行数据传送，否则数据段便要插入一个等待周期。PCI总线定义了准备好信号线，主设备使用IRDY#而目标使用TRDY#。 7.3 PCI 总线 PCI 总线简介 PCI 总线信号 PCI / ISA 桥的信号交互 PCI 总线操作 PCI 总线仲裁 PCI 的配置 7.3.1 PCI 总线简介 PCI的提出 系统结构 主要特点 7.3.1 PCI 总线简介 PCI 的提出 ISA 的局限性 Data—16bit；A