（2020年整理）模拟集成电路课程设计.docVIP

学 海 无 涯 模拟集成电路课程设计 CMOS两级运放设计 摘要 本课程设计要求完成一个两级运放的设计，采用设计工艺为CMOS的0.35um工艺技术，该工艺下器件可以等效为长沟道器件，在分析计算时可采用一级模型进行计算。本次设计主要了对于共模输入电压等指标提出了要求，详见下表。在正文中将就如何满足这些指标进行分析与讨论，并将计算结果利用cadence进行仿真，得出在0.35um工艺电路的工作情况。 电路分析 课程设计的电路图如下： 输入级（第一级）放大电路由M1-M5组成，其中M1与M2为NMOS差分输入对管，M3与M4为PMOS有源负载，M5为第一级提供恒定的偏置电流。 输出级（第二级）放大电路由M6、M7以及跨接在M6栅漏两端（即第二级电路输入与输出两端）的电容Cc组成，其中PMOS管M6为共源极接法，用于实现信号的放大，而M7与M5功能相同，为第二级提供恒定的偏置电流，同时M7还作为第二级的输出负载。Cc将用于实现第二级电路的密勒补偿，改变Cc的值可以用于实现电路中主极点与非主极点分离等功能。 偏置电路由恒流源IB和以二极管形式连接的M8组成，其中M8与M5，M7形成电流镜，M5和M7为相应电路提供电流的大小由其与M8的宽长比的比值来决定。 设计指标 本模块将根据设计要求的指标逐一进行分析： 开环直流增益：考虑直流增益时忽略所有电容的影响，画小信号图如下： ro ro6,7 Gm1*Vin ro2,4 Gm6*Vds1 Vout Vds1 由小信号图可以得到电路中的直流增益为： A 式中r02,4=ro2||ro4，r 同时，考虑到下式： g 以及表达式： r 从而可以将直流增益表达式表述为： A 同时可以将λ用VEL替换，可以得出增益的大小在设计时只与MOS管的过驱动电压和沟道长度有关，当过驱动电压确定时（一般选取0.2V），则需要通过增加沟道长度 由于对于0.35um的工艺库并不熟悉，可以通过对单管进行dc仿真，得到所需的厄利电压等参数，但在实际应用中并不需要，主要做法是根据计算得到的电路偏置电流，通过确定的过驱动电压进行单管仿真得到合适宽长比的工作在饱和区的MOS管。 单位增益带宽（GBW）：分析GBW时需要考虑电路在高频条件下的工作情况，小信号图如下： CL CL Cn1 Vout Vds1 ro2,4 Gm1*Vin ro6,7 Gm6*Vds1 Cc （CL为CDB6、CDB7以及C 上图中忽略了M3点产生的极点，原因有两个：1. M3点产生的极点大小为gm32π(2Cgs3+Cdb3+Cdb1)，约等于gm32π(4Cgs3 对于上图中的情况进行分析可得到有极点： p p 同时还存在一个零点为：z= 由于r02,4g GBW= 同时考虑到相位裕度的要求，由于负极点以及正零点均会是相位恶化，对于双极点系统，通常要求： p （对于本课程设计考虑到有正零点介入，将在电路设计中具体分析。） 所以对于零点越远，其与GBW的关系基本由gm1和gm6的比值决定，gm6越大越好；对于非主极点，从表达式中可以看出Cc越大，GBW越小（p1越小），p2越大，可视为 2 所以对于给定设计要求GBW，可以确定Cc然后通过调节gm1和gm6的比值来实现GBW 相位裕度（PM）：指标设计要求如上所述。可以采用下式进行设计时的估算： PM=90°-arctan 其中?为M3处的零极点对引入的相位裕度的变化，可以近似为5°（该数据参看Sansen书，《模拟集成电路设计精粹》）。 转换速率（SR）：对于本课程设计中的转换速率可以分两部分来讨论，一部分是对于Cc进行充放电的内部转换速率，另一部分则是对于CL 如左图所示对于一个大的负输入阶跃信号，则M2截止，电流IDS5全部从M1、M3流过，M4由于电流镜作用也会产生相同大小的电流，这部分电流将从Cc流过，在Cc上产生一个电压梯度，斜率为?V?t=IDS5CC，若M7在变化过程中能够提供足够的电流给M6，则VGS6保持不变，从而输出节点成如上述梯度 SR 同理对于CL的充放电得到的外部转换速率进行分析，主要考虑对于CL的放电过程，因为放电过程中M6有大的过驱动电压可以实现快速充电。放电时，对应的为一个大的负输入阶跃信号的情况，由于IDS7受偏置电流及相互间的宽长比控制，可视为恒定值，同时IDS5也需要占用一部分，所以能够提供给 SR 而整个电路的SR大小为：SR=min?(SRint 静态电流：本次课程设计中的静态电流总和可以表示为： I 根据仿真结果对电流进行累加可以得到Itot，从而 电路设计 根据以上对于设计指标的理论分析，结合本次课程的实际设计要求，对电路进行如下设计： 预先设计所有MOS管过驱动电压为0.2V，以确保MOS管都能工作在饱和区。设计CC=13CL=1pF 根据G