2011全国大学生电子设计大赛三等奖 简易数字信号传输性能分析仪.pdf

简易数字信号传输性能分析仪（E 题） 摘要：本题设计一个基于 FPGA 的数字信号传输性能分析仪，在发送端产生数字信号，发送 过程中数字信号通过低通滤波器，并用 10M 伪随机码进行一定处理后，模拟加性噪声，伪 随机码叠加在通过低通滤波器的数字信号上，用三种不同的低通滤波器模拟三种不同的信道， 则在接收端接收到的是有一定噪声的数字信号，在接收端进行一定的数字信号处理，最终输 出用示波器来判断传输性能。 关键词： FPGA , 伪随机码 , 时钟提取 , 眼图 1 目录 1. 系统设计3 1.1 总体设计方案4 1.2 理论分析与计算5 1.2.1 低通滤波器设计5 1.2.2 m 序列数字信号6 1.2.3 同步信号提取 1.2.4 眼图显示方法7 1.2.5 曼切斯特编码8 1.3 方案论证与选择9 1.3.1 控制部分方案论证与选择9 1.3.2 数字信号发生方案论证与选择10 1.3.3 低通滤波器方案论证与选择11 2. 单元电路设计12 2.1 数字信号发生器的设计12 2.2 伪随机信号发生器的设计13 2.3 数字信号分析电路设计14 3. 软件设计15 4．系统测试16 4.1 数据率测试 4.2 滤波器测试 4.3 伪随机码测试 5. 结论 参考文献 附 录 附录 1.主要元器件清单 附录 2：仪器设备清单 附录 3：原理图清单 附录 4：程序清单 2 1.1 系统设计 1.1 总体设计方案 题目要求设计一个简易数字信号传输性能分析仪，实现数字信号传输性能测 试；同时设计三个低通滤波器和一个伪随机信号发生器来模拟传输信道。 图 1-1 简易数字信号传输性能分析仪框图 1.1.1 总体方案选择与论证 方案一：用 FPGA 可编程逻辑器件作为控制及数据处理的核心，在发送端产生数字信号， 送过程中数字信号通过低通滤波器，并用 10M 伪随机码进行一定处理后，模拟加性噪声， 伪随机码叠加在通过低通滤波器的数字信号上，用三种不同的低通滤波器模拟三种不同的信 道，在接收端进行一定的数字信号处理，最终输出用示波器来判断传输性能。其系统框图如 图 1-3。 图 1-2 方案一系统框图 方案二：采用 80C51 单片机为控制核心，其系统框图如图 1。对输入信号进行放大或衰 减后，用外接触发电路产生触发信号，通过 A/D 转换将模拟信号转换成数字信号，再通过 单片机将数据锁存至外部 RAM，然后由单片机控制将数据送至 D/A 输出。 3 图 1-3 方案二系统框图 这种方案结构较为简洁，但在满足题目的实时采样频率的要求下，A/D 的最高采样速度 达 1MHz，由普通单片机直接处理这样速率的数据难以胜任，采用高档单片机甚至采用 DSP 芯片，将大大增加开发的难度。而且目前常用的外接 RAM 芯片时钟周期一般为 40MHz～ 50MHz，难以达到高速的要求。 由于 FPGA 可在线编程，因此大大加快了开发速度。电路中的大部分逻辑控制功能都由 单片 FPGA 完成，多个功能模块如采样频率控制模块、数据存储模块都集中在单个芯片上， 大大简化了外围硬件电路设计，增加了系统的稳定性和可靠性。FPGA 的高速性能比其他控 制芯片更适合于高速数据采集和处理。 综上所述比较可知，方案一既可满足题设基本要求又能充分发挥扩展部分，电路简单， 易于控制，所以采用该方案。 1.2 理论分析与计算 1.2．1 低通滤波器设计 题目要求设计三个低通滤波器，用来模拟传输信道的幅频特性。并且要求每个滤波器 带外衰减不少于 40Db/十倍频程；滤波器的通带增益在